Note: Descriptions are shown in the official language in which they were submitted.
~ 87!~)7
La présente invention concerne la technique des trans-
missions.
L'égalisation dont il est question dans ce texte
est la compensation des distorsions en amplitude et en temps
de propagation de groupe qu'introduit une voie de transmis-
sion sur les signaux qu'elle transmet. Elle est surtout uti- -
lisee pour les transmissions numériques par l'intermédiaire de -
circuits téléphoniques. Elle se realise, sur une voie de
transmission, en disposant, côté réception, un circuit correc-
teur appele égaliseur qui présente une transmittance aussi
voisine que possible de l'inverse de celle de la voie afin
d'obtenir une réponse globale plate en amplitude et lineaire
en phase dans la bande de frequence occupee par les signaux
transmis. Le circuit correcteur est, en general, autoadapta-
tif, sa transmittance evoluant au cours du temps pour prendre
en compte les variations des caracteristiques de la voie de
transmission. Il fait souvent appel, pour sa realisation, a
des filtres transversaux qui permettent de synthetiser la
reponse d'un element à partir d'une somme ponderee de repon-
ses partielles disponibles sur les prises intermediaires d'unréseau d'impédances disposées en cascade. L'autoadaptabilite
est obtenue en faisant converger les coefficients de ponde-
ration vers des valeurs optimales pour lesquelles le signal
délivré en sortie de l'égaliseur correspond au mieux avec le
signal émis. La convergence est réallsée à partir d'un si-
gnal d'erreur au moyen de différents criteres bien connus
dans la technique notamment celui du zéro forcé, de l'hybride,
de la minimisation de l'erreur quadratique moyenne. Le signal
d'erreur doit être représentatif des différences existant
entre la forme des signaux transmis et disponibles en sortie
de l'égaliseur et celle estimée ou connue qu'ils avaient a
l'émission. ~ne méthode pour engendrer le signal d'erreur
87~
consiste a le déduire des deformations subies au cou~s de la
transmission par un signal d'asservissement qui est superpose
au signal utile et dont la forme est connue en reception.
La presente invention est relative a un egaliseur
de ligne autoadaptati~ a filtres transversaux a coefficients
de ponderation asservis pour une voie de transmission parcou-
rue a la fois par un signal utile et un signal d'asservisse-
ment superposé.
On connalt déja un égaliseur de ce type. Il com-
porte :- un généra*eur engendrant localement un signal d'asservisse-
ment identique a celui envoye sur la voie de transmission,
en synchronisme avec le signal d'asservissement resu par la
voie de transmission et mélangé au signal utile.
- un premier filtre transversal a coefficients asservis syn- -
thétisant la transmittance de la voie de transmission à partir
I du signal d'asservissement engendré localement et par compa-
raison avec le signal délivre par la voie de transmission,
et separant le signal utile du signal d'asservissement,
- un deuxième filtre transversal a coefficients asservis
synthetisant la transmittance inverse de la voie de transmis-
sion a partir du signal de sortie du premier filtre par com-
paraison avec le signal d'asservissement engendre Iocalement,
- et un troisieme filtre transversal reprenant les coeffi-
cients du deuxième et recevant en entrée le signal dlerreur
utilisé pour le premier filtre transversal.
`` 13L~i87P7
Ce type d'égaliscur pr~sente l'inconvénicnt d'une relative complexité en raison
des trois filtres transversau>: qu'il comporte. L'cxigence pour le signal utile d'un rapport
s;gnal sur bruit important à la sortie du premier Iiltre transversal (par exemp~lc~ 40 dB)
conduit à donner au signal d'asservissement un niveau d'émission très inférieur à celui
5 du signal utile. Cela rend délicate la syncllronisation du générateur local du signal
d'asservissement.
La présente invention a pour but un cgaliscur autoadaptatif de structure simple
admettant en cntrée un si~nal d'asservissemcnt de niveau comparable à celui du signal
utile tout en fournissant en sortie un signal utile peu bruité par le signal d'asservissement.
EIIP a pour objet un égaliseur auloadaptatif placé à l'extrémité réception d'unevoie d~ transmission recevant un signal utile y (t) et un signal d'asservisscment x (t)
de période T, superposé au signal utile y tt) et de forme connue en réception, et dclivrant
un signal déformé ayant une composante y' (t) corrcspondant au signal utile y (t) et
une composante x' (t) correspondant au signal d'asservissement x (t).
J5 Cet égaliseur comporte:
- un générateur local Iournissant un signal d'asservissement identique à celui x (t) envoyé
sur Ja vo,e de transmission et reçu déformé sous la Iorme x' (t) et mélangc au signal
~itile y' (~), en synchronisrnc avec ledit signal x' (t),
- un circuit de filtrage recevant le signal x' (t) + y' (t) délivré par la voie de transmission
~ et fournissant en sortie la valeur moycnne du signal reçu à son entrée et des n-l signaux
reçus au préalable en dcs instants espaccs entre eux de la période T du signal d'asservisse-
ment,
- un premier iiltre transversal non récursif comportant un réseàu d'impédances en
cascade à prises intcrmédiaires, recevant en entrée le signal x" (t) délivré par lc circuit
de filtrage et ayant ses coeIficients de pondération asservis de man3ère à minimiser
les fonctions de corrélation des signaux disponibles sur ses prises avec le signal résultant
de la différence entre son signal de sortie x (t) et le signal d'asservissemcnt x (t) issu
du générateur engendrant localemcnt le signal d'asservissement,
- un circuit soustracteur recevant, sur une première entrée additive, le signal x' (t) ~ y' (t)
délivrë par la voie de transrnission et, sur une deuxième entrée soustractive, le signal
x" (t) délivré par le circuit de filtrage et émettant en sortie un signal (y'(t) ~ x'(t) -x"(t) )
égal à la difiérence entre les signaux appliqués sur scs entrées,
- et un deuxième filtre transversal ayant le même réseau d'impédances en cascadeet les mêmes coefiicients de pondération que le prernier filtre transversal, recevant
en entrée le signal issu du circuit soustracteur et iournissant en sortie le signal égalisé.
D'autres caractéristiques et avantages de l'invention ressortiront des revendications
jointes et de ia descriptioll ci-après d'un mode de réalisation donné à titre d'exemple.
Cette description sera faite en regard du dessin qui comporte:
- une figure 1 représentant un sclléma fonctionnel d'un égaliseur autoadaptatif conforme
. .
,
,
1~8~7
l'invention ainsi que de la liaison qu'il égalise,
- une iigure 2 représentant le schcma Ionctionncl plus détaillé d'un genérateur de signal
d'asservissement utilisal)le côté émission dans la liaison,
- une figure 3 représentant le scherna fonctionnel du générateur local de signal d'asservis-
5 sement et du circuit de filtrage employé dans l'égaliseur autoadaptatif dont le scl-éma
général est donné à la figure l,
- et une figure 4 représentant le schéma fonctionnel des filtres transversaux utilises
dans l'égaliseur autoadaptatif dont le schéma général est donné à la figure l.
Sur la figure l on a representé une voie de transmission l reliant un lieu d'émission
10 à un lieu de reccption. l_a voie de transmission l est connectée, côté émission, à la
sortie ~'un circuit sommateur 2 gui reçoit d'une part le signal utile à transmettre y(t)
et d'autre part un signal d'asservissement périodique x(t) issu d'un générateur 3. Elle
est connectée, côté reception, à un egaliseur autoadaptatif 4 conforme à l'invention.
elle reçoit en entrce, coté emission, un signal y (t) + x (t) et dclivre en sortie, côté
~5 réception, un signal y' (t) ~ x' (t) qui est l'image déformée du précedent.
I 'egaliseur autoadaptatif 4 permet d'une part de séparer les signaux y' (t) et
x' (t) et, d'autre part, de reconstitucr à partir du si~nal y' (t) un signal g (t) très proche
du signa; y (t~ à partir des déformations apportées par la voie de transmission 1 sur
le signal x (t) et qui sont rrlises en evidence par une cornparaison entre les signaux
20 x (t) et x' (t). Il cornporte cssentieJlement:
- un genérateur loca! 5 ~ui engendre un signal d'asservissement identique à celui x(t)
produit à l'elnission par le genérateur 3, et quc, de ce Iait, on appcllera aussi x (t),
et synchrol-isé avec celui x' (t) reçu déformé et méJangé au signal utile egalement
dëformé y' (t) par J'interrnediaire de la voie de transmission l,
25 - un circuit de filtrage 6 permettant d'isoler un signal x" (t) très peu différent du signal
x' (t) contenu dans lc signal x' (t) + y'(t) reçu par l'intermédiaire de la voie de transmission,
gr~ce à des somrnations e~fectuées sur des périodes successives de même durée que
celle du signal d'asservissement x(t),
- un circuit soustracteur 7 permettant d'isoler un signal y" (t) très peu diiIérent du
30 signal y' (t) contenu dans le signal x' (t) + y'(t) reçu par l'intermédiaire de la voie de
transmission l,
- un prernier filtre transversal 8 à coefficients asservis synthétisant la transmittance
inverse à un r e t a r d prcs dc la voie de transmission 1 à partir du signal x" (t) ~élivré
par le circuit de filtrage 6 et par comparaison avec le signal d'asservissement x (t)
35 fourni par le générateur local 5,
- et un deuxième Iiltre transversal 9 ayant une structure analogue à celle du premier
filtre transversal 8 et les mêmes coefficients de pondcration, et assurant l'égalisation
- proprement dite c'est-à-dire la transformation du signal y"(t) delivré par le circuit
soustracteur 7 en un signal 9 (t) de forme plus proche de celle du signal utile émis
40 y (t).
.~' , . ' .
:' .
`` ~ 3L~11~37~`~
.
Le signal d'asservissemellt x (t) cmis pal le génélateur 3 et ajouté au signal utile
y (t) avant que celui-ci n'elnprunte la voie de transmission 1 est un signal périodique
non corrélé avec le signal utile y (t) et de ~orme arbitraire. Son spectre de fréquence
s'étend avantageusement à toute la bande de fréquence occupée par le signal à transmettre
y (t) afin que la déformation qu'il subit au cours de sa propagation le long de la voie
de transmission I soit représentative de la réponse de cette dernière dans toute la
gamme de fréquence du signal utile y (t). On peut utiliser par exemple un signal bipolaire
pseudoaléatoire qui peut s'obtenir à partir d'une séquence binaire pseudoaléatoire.
L~ figure 2 représente un schema fonctionnel d'une réalisation du générateur
3 utilisé à l'émission pour engendrer Ull signal d'asservissement x (t) du genre précite.
On distingue sur cette fi~ure 2 une base de temps 10 contrôlant le dcbit d'un générateur
de séquences binaires pseudoaléatoires 11 dont la sortie est connectée à l'entrée d'un
convertisseur binaire bipolaire 12. Les divers eléments de cet~e figure ne seront pas
détaillés car ils sont de types connus. Le génerateur de séquences binaires pseudoaléatoires
11 peut être réalisé à l'aide d'un registre à décalage dont l'ent. ée est bouclee à sa
sortie et à celles de certaines de ses bascules ?ar des circ uits d'addition modulo 2.
Le convertisseur binaire bipolaire transforme l'état 0 d'un signal binaire en l'état 0
- d'un signal ternaire et l'état 1 d'un signal binaire en, alternativement l'état + 1 (,u
- 1 d'un signal ternaire.
Le bipolaire qui est le signal ternaire obtenu est egalement connu sous le sigleA.M.I. ~AIternate Mark lnversic n). Il est très utilisé pour la transmission de signaux
numeriquesJla deuxième moitié du digit ternaire étant tout le ~emps remise à ~éro.
La fi~ure 3 représente en détail un mode de réalis~tion du générateur local
5 et du circuit de Iiltrage 6 de l'égaliseur autoadaptatiI représenté à la figure 1.
2~ Le générateur local 5 représenté dans la figure 3 émet un signal d'asservissement
x (t) identique à celui engendré par le ~énérateur 3 représent~ à la Iigure 2, synchronisé
avec le signal d'asservissement déformé x'(t) ciélivré par la voie de transmission 1 avec
le signal utile égaJement déformé y' (t). Comme le générateur 3 représenté à la figure
2,il comporte un générateur de séquences binaires pseudoaléatoires 13 suivi d'un conver-
tisseur binaire bipolaire 140.11 comporte, en outre, un registre à dccalage 21 à deux
étages, dont l'entrée "données" est connectée à la sortie du générateur 13, les sorties
du premier et du deuxième étage étant connectées à deux autres convertisseurs binaires
bipolaires, 141 et 142 respectivement. La progression du générateur de séquences binaires
pseudoaleatoires 13 est cornrnandée par un signal d'horloge h issu d'un oscillateur 15
contrôié en tension, à travers deux circuits diviseurs de fréquence 16 et 17 disposés
en cascade. Le re~istre à décalage 21 est également commandé ~ partir du si~na1
d'horloge h. Chacun des étages de ce registre a pour rôle d'introduire un décalage d'une
demi~periode, soit a, ciu signal h. Pour ce faire, le signal h étant de rapport cyclique 1/2,
on applique, par exemple, sur l'entrée "horloge" du deuxième étage de ce registreldirec-
tement le signal h et sur I'entrée `'horloge" ciu premier étage le signal h inversé par
; . ' .
, .
.
7~7
n invcrseur logique (non rcprésenté).
Le rapport global dc division des circuit~ diviseurs 16 et 17 est choisi de manicre
à obtenir, pour la frcqucnce moyenne de l'oscillateur contrôlé en tension 1~ une vitesse
de progression du gcncrateur de séquences binaires pscudoaléatoires 13 très voisine
5 de celle du générateur dc séquences binaires pseudoaléatoires 11 placé à l'émission.
L'oscillateur contrôlé en tension 15 est soumis à l'action d'unc boucle de verrouillage
de phase qui permet de syncl~roniser le signal x (t) cngendré localement avec le signal
x' (t) mélangé au signal de transmission y' (t) disponible à la sortie de la voie de trans-
mission 1.
D'après ce ~lui prccèdc, on dispose en fait de trois versions décalées dans le temps
du sign.ll d'asservissement x(t) en sortie des trois convertisseurs binaires bipolaires
respectivement, Ics versions délivrées par Ics convertisseurs 140 et 142 étant respecti-
vement en avance ct en retard de a par rapport à celle dclivrce par le conYertisseur 141.
La version délivrée par le convertisseur 141 est appliguée en sortie du ~énérateur 5,
!5 les versions délivrées par les convertisseurs 140 et 142 sont utilisées dans la boucle
de verrouilla~e de phase mentionnée préccdemment.
Ce;te boucle de verrouillage dc phase comporte:
- un amr,lificateur limitcur 18 dont l'entrée est connectée à cclle de l'égaliseur autoadap-
tatif,
20 - un prcmier circuit multiplicateur 19 connecté par une entrée à la sortie de l'amplifica-
teur limiteur 18 et par l'autre à la sortie du convertisseur binaire bipolaire 140,
- un deuxième circuit multiplicateur 20 connecté par une cntrée à la sortie dc l'amplifica-
teur limiteur i~ et par l'autre à la sortie du convertisseur binaire bipolaire 142,
- un circuit soustracteur 22 ayant 5011 entrée additivc connectée à la sortie du premier
25 circuit multiplicateur 19 et son entrée soustractive connectée à la sortic du deuxième
circuit multiplicateur 20,
- et un filtre passe-bas 23 connecté à la sortie du circuit soustracteur 22, et dont la
tension de sortie est appliquée en commande de l'oscillateur 15.
L'amplificateur limiteur 18 permet de transformer les signaux x' (t) + y'(t) issus
30 de la voie de transmission 1 en signaux à deux niveaux correspondant aux états + 1
et - 1 du code bipolaire.
Les circuits multiplicateurs 19 et 20 ainsi que le soustracteur 22 peuvent être
réalisés à l'aide de circuits logiques. Le circuit multiplicateur 19 considéré indépendamment
du circuit multiplicateur 20 et du circuit soustracteur 22 réalise avec le filtre passe-
35 bas 23 le calcul de la onction de corrélation du signal x (t) délivré par le convertisseurbinairc bipolaire 140 avec le signal x (t) parvenant par la voie de transmission sous
la forrne du signal x' (t) mélangé avec le si~nal y'(t). (~ette fonction est analogue à
,. celle d'autocorrélation du signal x' (t) car le signal x' (t) est la déformation par la voie
de transmission du si~nal x (t) qùi lui-même n'cst pas corrélé avec le signal y' (t). Le
40 circuit multiplicateur 20 considéré indépendamlnellt du circuit rnultiplicateur 19 et
.. . .
., '. ~ :
. . : ~ , . . .
."'"' ' ~'' ' .
37~7
~u circuit soustracteur 22 rcalise avec le Iiltre passe-bas 23 la meme Ionction de corré-
~ation que préccdemmcnt mais rctardcc de deux intervalles dc temps a du Iait de l'utili-
- sation du signal x (t) issu du convertisscur binaile bipolaire 142. Le circuit soustracteur 22
permet d'obtenir, par supcrposition, une reponse tension-dépl~asage en sortie du filtre
S passe-bas 23, analogue à celie ~l'un dctecteur de phase classique. I~a tension en sortie
du Iiltre passe-bas 23 est nulle lorsque la séquence bipolaire pseudoaléatoire x (t) disponible
à la sortic clu convertisscul- binaire bipolaire 141 est synchroniséc sur celle reçue déIormce
par la voie de transmission I sous la Iorme x' (t) et mélangée au signal dc transmission
devenu y' (t). Ellc tend vers un maximum, respectivement un minimum, lorsque le dépha-
10 sage que présente la scgucncc precéd( n~e ~ (t) disponlble à la sortie du convertisseurbinaire bipolaire 1l~1 par rapport au sign~i x' (t) contenu dans le signal dclivré par la
voie de transmission tend à un intervalle de temps voisin de a, par retard, respectivement
par avance. En choisissant un oscillatcur contrôlé cn tension dont la Iréyllcnce croît
avec sa tension de comlnande, on peut obtenir un point d'cquilibrc stable pour l'asservis-
15 sement de phase tel que la sé~uence bipolaire pscudoaléatoire x (t) disponible à lasortie du convertisseur bin,lire bipoiaire 141 soit en synchronisme avec le signal x' (t)
contenu dans lc signal dclivré par Ja voie dc transmission 1.
L'accrochage cle la boucle à verrouillage Ic phase se ~ait dcs que lc déphasageentre la séquence pscu(Joalcatoire x (t) dispor,;ble à la sortie du convertisseur binaire
20 bipolaire 141 et le sig~al x' (t) déiivré par la voie de transmission devient inférieur
ou n~r rc1:a rd
par avance~a un intervallc de ternps voisin de 2a. Un dispositif de syncllrollisation
initial est prévu aIin de se placer dans la zone d'accrochage. Il consiste par exemple
à repérer à l'extrémité réception ie premier Iront montallt de la séquence binaire pseu-
doaléatoire émise ell vuc de déclencher la génération locale du signal x (t).
Dans le régulateur autoadaptatif mentionné à l'occasion de la description de
J'art antérieur, la scparation entre y'(t) et x(t) ctait efIectuée ~ I'aidc d'un filtre transver-
sal autoadaptati~. Pour obtenir une bonne séparation, par exemple ~0 dB,il était nécessaire
d'émettre le signal d'asservissement x (t) à un niveau inférieur de 20 dB à celui du
signal utile y (t), ce qui rendait longue et dif~icile la synchronisation du signal d'asservis-
scment fourni par le généra~eur local sur le signal x' (t) délivre par la voie de transmission
avec un bruit y' (t) d'un niveau supérieur de 20 dB. Le circuit de filtrage utilisé dans
I'égaliseur autoadaptatif selon l'invention évite cette difficulté car il permet une sépara-
tion bien meilleure des signaux y' (t) et x' (t) ce qui autorise une augmentation du niveau
du signal d'asservisscment x (t) par rapport au niveau du signal utile y (t). Comme
on le verra par la suitcj ces deux niveaux peuvent être pris du meme ordre de ~randeur
ce qui facilite considcrablement la synchronisation du générateur local 5 et permet
de prcndre une constante de temps bcaucoup plus faible pour le filtre passe- bas 23.
~' Le circuit dc Iiltrage G représenté dans la IiglJre 1 reçoit le signal x' (t) ~ y'(t)
délivré par la voie de trallsmission 1 et délivre la valeur moyenne du signal reçu et
- . ~ , ' . . ' . : ~ ' ' '
- - - : , ,: , : . : :
.:
' ''' ' ~ . . ' : '
. .
~ 1~87~7
`,-1 signaux reçus au préalable en des instants cspacés entre eux de la période T du signal
d'asservisscmcnt x (~). Pour lc signal x' (t) qui préscntc la même pcriodicité que le signal
d'asservissement x (t), il se produit une adclition en tension et la valeur moyenne est égale
au signal lui-mcme. Par contre, pour le signal utile déIormé y' (t) qui ne présente pas
5 la périodicitc du signal d'asservissemcnt x (t), il se produit une addition cn puissance
et la ~aleur moyenne cst égale au signal lui-même atténué dans une proportion égale
à V~ . En sortie du circuit de filtrage 6, le niveau du signal d'asservissement dcIormé
x~ (t) est donc accru dans un rapport V~ par rapport au niveau du signal utile déformé
y' (t). Avec 10~ sommatiol)s on obticnt la séparatior. ~1 40 dl3 visce dans l'exemple précé- - -
10 dent.
Le mode de réaJisation du circuit dc filtrage 6 donné à la figure 3 est de type
numérique. On distingue:
- un convertisscur analo~igue numcrique 25 à sortie parallèle ayant son entrée "donnée" ` -
connectée à cclle d^ I'éL~aliseur autoadaptatii et son cntrce "horloge" à une sortie intermé-
15 diaire du générateur local 5 corrcspondant ~i cellc du circuit diviseur 16,
- un prernier inverseur 2G ayant une entrée multiple conncctée à la sortie "données" du
convertisseur anaJogique nurrlerique 25 et deux sortics multiples, mettant en relation
son cn~rce avec l'une ou l'autre de ses sorties, (les conncxions "parallèle'' sont reprc-
sentécs dans cette ~igure par dcs iaisceaux de trois ligncs parallcles),
20 - deux ensembles dc tlaitement dc données identiques comportant chacun, d'unc part
un registre à décala~e 27 respcctivemcl)t 28 ayallt une entree données~ une sortie donnces,
une entrce d'hol loge conncctee en parallèle sur cclle dc même nature du convertisseur
analogique numériqlJc 25 et une entrée de rernise à zéro ct, d'autre part, un circuit
additionneur parallèle 2~, respcctivement 30~ayant deux entrécs l'une connectée à une
25 sortie du prelnier inverscur 2-, et l'autre à la sortie donr,ées clu registre à décalage
2~ respcctivèment 28, ct une sortie connectce à l'entrce du registre à décalage 23
rcspectivemcnt 2~,
- un dcuxième inverseur 31 comportant une entrée et deux sorties dont les sorties
sont connectées aux entrées de rcmise à zéro des registres à décalage 27 et 28,
30 - un troisième inverseur 32 ayant deux er~trées multiples connectées aux entrécs de
données des registres à décalage 27 et 2~, et une sortie multiple,
- un dispositif à retard 33 ayant une entrée et une sortic, sa sortie étant connectée
aux commandes des premier, dcuxième et troisième inverseurs 26, 31, 32,
- un dispositif de mise en forme d'impulsion 34 ayant une entrée et une sortie, sa sortie
35 étant connectée à l'entrée du deuxicme inverseur 31,
- un dccompteur par N 35, dont l'entréc, connectce cn parallèle sur l'entrée d'horloge
du convertisscur analogi4uc numériquc 25, cst relicc à la sortie du diviseur de fréquence 16
du gcnérateur lGcal 5 par la canncxion 37, et dont la sortie est conncctce aux cntrées
des premier et deuxième dispositifs 33 et 3~,
'
.
.. . . . . , ~ ' ' ~ . '' ..
' ' . ' ' '' . .' " ' ' ,' ,
' '' ' , ' ' ~
87~7
` et un circuit diviseur par n, 36, ayant une entrée multipie connectce à la sortie du
troisieme inverseur 32, une entrcc d'horloge conncctce en parallèle sur ]'enlréc d'horloge
du convcrtisseur analogique digital 25 et une sortie qui constitue cclle du circuit de
filtrage 6.
~e nombre N est égal au produit du nombl e n qui est le nombre d'éléments de
la suite d'échantill;)ns espacés chacun d'une période T sur lequel est calcule~la valeur
moyenne par le nomhre r d'cchantillons pris par le convertisseur analogique numériquc
- 25 pendant une durée T. Comme il importe que le nombre d'échalltillons r pris au cours
d'unc durce T soit constant, la Iréquence d'échantillonna~e du convertisseur analogique
numérique 25 est Iournie par l'oscillateur contrôlé en tcnsion du gél)érateur local 5
par l'intermcdiaire d'un circuit diviseur de fréquence 16 de rapport fixe.
Le convertisseur analogiquc numcrique 25 a une sortie parallcle comportant
un ~ertain noml~rc de bus sur lesquels sont dispotlibles en parallèle les di~férents digits
de la valeur échantillollnée. Ccs bus sont connectés à ceux de l'entrée multiple du
premier invcrseur 26 qui est réalisé à l'aidc de circuits logiqucs et qui relie les bus
de la sortie du convcrtisscur analog~ique digital 25, soit à ceux d'une entrée du circuit
additionncur 29, soit à ceux d'une cntrce du circuit aclditionneur 30.
Les circuits additionncul s 29 ct 30 sont des additionncurs parallèl~et comportent
un nolnbre de digits suffisant pour permettrc n additions itératives dc la plus forte
valeur délivrée par le convcrtisseur analogiquc numérique 25. Les registres à dc-calage
27 et 28 comportcnt autant de vo;es parallèles que la sortie des additionneurs 29 et
30 en cornporte. lls ont cn outre r + I registreJ, I'unité supplémentaire se justifiant
par ~e fait que le premier et lc dcrnier registres ont le mcme contenu.
Le troisicmc inverseur 32 présente deux entrées multiplcs ayant chacune autant
de voies en parallcle que les sorties des additionneurs 29 et 30 ou que les entrées de
données des registres à déc~lage 27 ct 2g. ll permet de connec+er alternativement
l'une ou l'autre des sorties des additionneurs 29 et 30 à l'entrée du diviseur parallèle
par n 36.11 est rcalisé à l'aide de circuits logiques du type sélecteur rnultiplexeur~
Le dispositif à retard 33 ainsi quc le dispositif de mise en forme 34 peuvent etre
réalisés à partir de bascules monostables.
Pour expliciter le fontionnement du circuit de Iiltrage 6 on suppose tout d'abord
que l'ensemble dc traiternent de données comportant le registre ~i décalage 27 arrive
en fin de lecture et que l'autre comportant le registre à dccalage 28 arrive en fin d'écriture.
Dans cette hypothèse le premier inverseur 26 aiguille la sortic du convertisseur analogique
numérique 25 vers l'entrée de l'additionneur 30, le deuxierne inverseur 31 aiguille la
sortie du dispositif de mise en forrne 34 vers l'entrée de remise à zéro du registre à
décalage 27, le troisieme inverseur 32 aiguille la sortie de l'additionneur 29 vers l'entrée
du circuit diviseur par n 3G et le decompteur par N 35 s'apprete à délivrer une impulsion
de dccomptage coincidant avec le prochain ordre d'échantillonnage transmis par la
- . . - , . . . . - :
. ~: - : :, ., . . : ~ :
:
:
37~7 .
-~-~ "Iigne 37. Ce dernier provoque l`avance d'un pas des registres à décalage 27 et
2~ ainsi que l'apparition d'une impulsion de dccomptage en sortie du decompteur
35. Le Iront de montée de cette impulsion de decomptage déclenche l'émission
d'une courte impulsion par le dispositif de mise en forme 34 qui remet à zéro -
5 le registre à décalage 27 et, au bout cl'un eertain délai après cette remise à zero, I'émis-
sion d'une autre impulsion de courte durée par le dispositi~ à retard 33 qui fait basculer
~es premier, deuxième et troisieme inverseurs 2G, 31 et 32. Le premier inverseur 26
- eonneete alors la sortie du convertisseur analogique numérique 25 à l'entrée du circuit
additionneur 29; le deuxième inverscur 31 connecte la sortie du dispositif de mise
10 en lorme 34 à l'entrée de remise à zéro du registre ;~ dccalage 28 et le troisième inver-
seur 32 connecte l'entI ce du circuit divi~eur 36 à id sortie du circuit additionneur 30.
La valeur nurnerique disponible à la sortie du convertis~eur analogique-numériaue
25 est chargée dans le prem,er étage du registre à décala"e 27 par l'intermrdiaire
du circuit additionneur 29 qui reçoit une valeur nulle sur son autre entrée. Le chargement
15 des valeurs numériaues des échantillons dclivrcs par le convertisseur analogique-numéri4ue
25 se poursuit pour les r - 1 ordI es d'échantillonnage suivants délivrés par la ligne 37
de sorte qu'après le r ièrne ordre d'échantillonnage~ le resistre à decalage 27 se retrouve
char~é par les valeurs des r eehanlillons d'une sequenee de durée T du signal d'entrée
de l'egaliseur autoada,otatiI, à l'excep~ion de s-,n dernicr c~ta~e qui cst à zero.
2(1 Le r + 1 ième ordre d'echantilloIlnage provoque l'avance d'un pas du registre
à décalage 27 et par conséquent l'apparition de la valeur du premier écI~antillon dans
son dernier étage. Cette valeur s'ajoute à celle du r ~ 1 leme échantillon disponible
à la sortie du convertisseur analogique-numérique 25 dans le circuit additionneur 29
avant d'etre inscrite dans !e premier etage du registre à dccalage 27. A l'ordre d'écl~antil-
lonnage suivant, le r ~ 2 ~eIt~e~ la valeur du deuxième echantillon a~paraît au dernier
étage du registre à decala~c 27 et est sommée avee celle du r ~ 2 ieme échantillon
disponible à la sortie du convertisseur analogique-numérique 2~ avaI-t d'etre inscrite
dans le premier étaE;e du registre à decalage 27. Ces opérations se poursuivent pour
Jes r - 2 ordres d'echantillonnage suivants si bien ~ue, au 2 r leme ordre d'échantillonnage,
3û le registre à dcealage 27 se retrouve chargé par r ~ I valeurs dont la dernière eorrespond
à la valeur du r leme éehantillon et dont la suite des r autres valeurs, prises dans le
sens inverse de succession des étages du registre à décalage 23 correspond à la sornme
.~ terme à terme des suites des valeurs des échantillons de deux séquenees conséeutives
!~ ` de clurée T du signal d'entree de l'égaliseur autoadaptati~.
En poursuivant les opérations jusqu'au N ième ordre d'éehantillonnage, on obtient,
dans le registre à deealage 27 à l'exception de son dernier étage, une suite de r valeurs
qui, prises dans l'ordre inverse de suceession des étages du registre à décalage 27,
eorrespondent à la somme terme à terme des valeurs des echantillons de n séquences
eonséeutives du signal d'entrée de l'égaliseur autoadaptatif. Dans cette suite de r valeurs,
40 les composantes dues au signal x~ (t) de periode T s'ajoutent en tension et celles dues
,,
,.. . . .
.. , . . - . , ... _ ~ . .
': ,` .' ' ' ' ~' ' ''' ~ '-`":
.
10 '
37~7
~ .
~u signal y' (t) en puissance. Il cn résulte que dans cette suite le rapport relatif des
signaux ~' (t) et y` (t) est modifié d'un coeIficient \l~en faveur du signal x' (t).
Au N + 1 lerne ordre d'échantillonllage les valeurs stocl<ées dans le registre àdécalage 27 se dc~calent d'un étage, celle stocl<éc dans le dernier étage étant abandonnce.
5 En outrc le dccompteur 35 émet une impulsion dont le front de montée déclcnchc l'émission
d'une impulsion de courte duréc par le dispositif dc mise en Iorme 34 qui remct à zérc,
le registre à decalage 28 et, un ccrtain dclai apres ccttc remise à zéro, I'émission
d'une autre impulsion dc courte durée par le dispositif à retard 33 qui remet les premier,
deuxième et troisièmc inverseurs 26, 31 et 32 dans lcurs positions initiales. L'entrée
10 dc 1'additionneur2~ qui etait relice à la sortie du con~el tisseur analogique- numérique
25 est ~éconncctcc et reçoit unc valcur nulle. Il en résulte que le registre à décala~e
27 sc retrouve bouclé sur lui-mclne par l'intermcdiaire de l'additionncur 29 ct que
Ja valeur luc dans son dernier etagc est inscrite dans son premicr étagc. Cctte valeur
est également appliquce par l'intermcdiaire du troisième inverseur 32 à l'entrce du
15 circuit diviseur 36 qui la diYisc par n. On dispose alors en sortie du diviseur 36 d'une
valeur qui est égale à la vaJeur moyenne du premier terme dcs n suites consccutives
d'échantillons priscs pendallt les N premiers ordrcs d'échantilJonnagc.
Au N + 2 lem~ ordre d'cchantillonnagc le registre à décalage 27 avancc d'un pas
de sorte que l'on dispose cn sortic du cliviseur 36 dc la valeur moyenne du dcuxicme
;!O terme des n suites consécutivcs d`échallti]lons prises à l'occasion des N premiers ordres
d'échantillonllage.
Au cours des ordres d'échalltillonnage suivants et jusqu'au 2 N ième~ le registre
à décala~c 27 est lu n iois consécutives et l'on retrouve sur la sortie parallèle du diviseur 36
un signa~ x" (t) de periodc T sous forrne numériquc, signal Iormé de la suite des valeurs
25 moycnnes calculées terme à terme des suites d'échantillons dcs n ségucnces consécutives
de durée T du signal d'entrce de l'égaliseur autoadaptatif prises à l'occasion de N F,remiers
ordres d'échantillonnage. Pour que lc signal x"(t) disponible à la sortie du diviseur 36
puisse etre considérc comme la composante x' (t) relative au signal d'asservissement
x (t) dans le signal x' (t) ~ y' (t) délivré par la voie de transmission 1, il cst nécessaire
30 que les variations de caractéristiques de la ligne soient négligeables pendant la durée
du traitement du signal c'est-à-dire 2 n T. On verra par la suite, dans un cxemple pratique,
que cette condition peut etre vérifiée.
Au 2 N + 1 ième ordre d'échantillonnage, le décompteur 35 émet une impulsion
qui remet le système dans l'état pris comme hypothèse au départ de cette description
35 du fonctionnernellt. Le registre à décalage 28 fonctiollne d'une manière analogue au
registre à décalage 27.11 est en lecture quand le registre à décalage 27 est en écriture,
ct inversement.
Le circuit soustracteur 7 de la figure 1 n'a pas été représenté en détail car ilest de type connu. Il effcctue la soustraction du signal x"(t), disponible à la sortie du
4~ diviseur 3G du circuit de iiltrage 6, du signal x~(t) + y'(t). Le signal x"(t) étant sous
: - : - .
- . . . . ,:
: : :: ' ' . :, ... .: '
.. .
: . . ~ . . : . ' ': ,, : '
, . .. . . ' .: ' :
:' : . : .
7~7
rme numcriquc, on utilise pour cette soustraction le signal x'(t) ~ y'(t) disponible
sous forme numérique à la sortie du convertisseur anaJogiquc numcriquc 25 du circuit
de Iiltrage 6. Le signal résulta11t y" (t) très peu different du signal y'(t) contenu dalls
le signal x'(t) + y'(t) reçu de la voie dc transmission cst disponible sur les sorties parallclcs
5 du circuit soustracteur 7.
I a figure 4 represente un mode de rcalisatiori possible du filtre transversal 8synthétisant la transmittance inverse de la voie de trans1nission et du filtre transversal
9 eifectuant l'égalisa~ion propremcnt ditc. Pour simplifier, on a représenté les connexions
"parallèle 1~ par des lignes uniques dans cette figure.
Le iiltre transversal S comportc une ligne à retard 40 dont seules deux cellulcsà retard ont été reprcsent~cs, un cnsemblc de multipJieurs 41 dont trois elémcnts ont
été rcprcsentés permcttant d'afIecter des coefficients dc pondération aux signaux
disponibles sur l'entrée, la sortie ct !es prises intermé(liaires ~e la li~ne à retard 40,
un circuit sommatcul 42 clIectuant la sornlne pondcrcc cles signaux précitcs et un
15 circuit d'asservissemellt des coeIIicients de pondération. En indexant dans l'orclre croissant
de l'cntréc vers la sortic, par 0, l, 2 n, lcs priscs de la lignc à retard 40, par rO (t), rl(t),....
rn(t) Ics signaux disponiblcs sur les prises, par C0, Cl, ... Cn les coeIIicicl~ts de
pondération apportés à ces siOnaux par lcs multiplieurs 4l et par~ le retard ap~-ortc
par chaque ceJlule de la ligne à retard 40, on peut exprirner le signal dc sortie s (t)
du Iiltre transversal en fonction dc son signal d'cntrée m (t) par la relation: -
s (t) = ~ Ck rk (t) = ;~ Ck m (t - k~
qui montre que le Iiltre transversal cffectue la convolution cntre le signa! d'entrée
m (t) et la réponse impulsionnelle du circuit à synthétiser.
ll est connu de synthctiser la transmittance inverse d'un~ voie de transmission
à partir des signaux émis e (t) ct rcçus déforrnés r (t) par la voie de transmission au
moyen d'un Iiltre transversal qui reçoit en entrée le signal r (t) et dont on ajuste les
cocIIicients dc pondération dc manière à retrouver en sortie le signal émis e (t) éventuelle-
ment rctardc. Le règlage dcs coefficients de pondératioll s'efiectue cn les Iaisant
évoluer de manièrc à minimiser lcs Ionctions de corrélation entrc les signaux 1~disponibles sur les priscs de la ligne à retard 40 et un signal d'erreur représentant la
différence existant entre le signal dc sortie du filtre transversal et le signal souhaité
e (t). On montrc en eIfet que l'erreur quadratique moyenne E entre le signal de sortie
s (t) du filtre et le signal souhaité e (t), qui a pour expression:
E ~ ¦ (s(t) - e(t)) dt = ¦ [~ Ck ¦~(t) - e (t) ~ dt
est unc Ionction convexe dc coeIIiciellts Ck dont le minimum cst obtenu lorsque l'ensemble
des dcrivées partielles ~ E/~ Ck son~ nulles; or, un calcul rapidc montre que ces dérivées
. :
. : . . : ' : ' '
:- , . : -
.. .
.
. ` ' ~ 1~
87~7
~rtielles sont, à un factcul multiplicatiI près, les fonctions de corrélation entre le
signal d'crrcur s (t) - e (t) et les signau~: rk (t) disponiblcs sur les prises de la ligne
à retard 40.
Il existe plusieurs méthodes connucs: méthodc du moindre carré, méthode de
I'l~ybride, métl~ode du zéro Iorcé pour Iaire converger les coefIicients de p~ndération
du filtre transversal vers les valeurs pour lesquclles les fonctions de corrélation précitées
s'annulcnt.
Dans le cas du filtre transvcrsal rcprésenté cn ~ à la figure 4, le signal d'entrée
est cclui x" (t) delivré par le circuit de Iiltrage 6 ct le signal à retrouver est celui
x (t) Iourni par lc générateur local 5. Le signal x (l~ préalablement numcrisé par un
convertisseur analogique numérique 50, est appliqué à l'entrée soustractive d'un circuit
soustracteur 43 qui recoit sur son cntréc additive ~c signal de sortie x (t) du Iiltre transver-
sal et fournit le sign~l d'crreur au circuit cl'asservisselllcnt dcs coelIicicnts de pondcralion.
Ce dernier comportc un cnselnblc de multiplieurs 4~ et d'intégratcurs 45 qui fournissellt
les valcurs dcs diI~ércntcs fonctions dc corrélation cr~tre lc signal d'crreur et lcs signaux
rk (t) disponibles sur les prises dc la ligne à retard 40. Les fièchcs provc"ant des
inté~sratcurs 45 dirigécs vers les multiplicurs 41 indiqucllt que les signaux de sortie
de ces intcgratcurs servcnt à la déterrnination dcs coe~Iicients de pondcration du filtre
transvcrsal. Ccs coefficicnts sont Iournis aux multiplieurs 41 par l'intcrmédiaire de
circuits de mise à jour non rcprésentcs permetlant d'cf~ectucr l'algoritllme dc convergcnce
utilisé. Chaque nouvelle valeur Cl~j d'un cocI~icient dc pondération Ck est dcfinie par
rapport à la valeur antcricure Ckj I par la rclation:
+ ~
Ckj = Ck~ ( ~" ~(t) ( s(t) - e(t) ) dt
O~ étant une constante positive influant sur la vitcsse de convergcnce;
Le terme de correction cst obtenu par exemple cn disp~)sant un multiplieur réalisant
la pondération par ~ à la suite dc chaque intégratcur ~5. L'algorithme dc convergence
est réalisé au moyen d'une mémoire ct d'un sommateur constituant un intégrateur
à grande constante de temps.
- 30 Ce premier filtre transversal non récursif à coefIicients asservis permet de
synthétiscr la transmittance d'un circuit qui, à un signal d'entrée x" (t)~ ferait corres-
pondre en sortie un sign;ll x (t) puisqu'il reçoit en entrée le signal x" (t) et quc ses cocffi-
eients de pondération sont asservis de manière à minimiser les Ionctions de corrélation
des signaux disponibles sur ses prises avec le signal résultant de la différence entre
~` 35 son signal de sortie x (t) et le signal x (t) fourni par le générateur local 5. Cette trans-
mittance est la transmittance inverse à un retard prcs de la voie de transmission dans
la bande du signal utilc y (t) car 1~ signal d'asservissen-~el-t x (t) occupe toute la bandc
du signal utile y (t) et le signal x" (l) delivré par le circuit de filtrage 6 correspond
à la con)posantc x'(~) du signal délivre par la voie dc transmission, composante qui -
- . . . , . ~ ~ '. ~:
.. : ' , . , , ~ . -:
.: -: . ~ :
-: . :- :
: . : .
13
37~7
t due au signal d'asscrvisscmcnt x (t). Avant cl'etre appliqué au filtre S, le signal
x (t) est éventuellelncnt retardé, ainsi qu'on l'a rcprcsellté, par un circuit à retard
52 qui facilite la syntèse~
Le deu~icme Iiltre transvcrsal 9 est un filtre non récursif à domaine de temps.
5 Sa ligne à retard 46 est idelltique à celle du premier iltre transversal ~ Ses coeficients
de pondcration sont également pris égaux à ceux du premier filtre transversal 8~ Les
entrécs de ses multiplicurs 47 rclativcs aux coefIicients de pondération sont connectées
cn parallcle sur cclles de mclnc nature des multiplieurs 41 du Iiltre transversal 8~
Grâce à sa structure ct à son modc de connexion il s~nthétise la rncmc transmittance
10 quc le premiei I.!trc transvcrsal ~ c'cs~-à-dire la transmittance inverse de la voie
de translnission I à un rctard près~ 11 est connecté cn entrée à la sortie du circuit sous-
tracteur 7 et reçoit le signal y"(t) disponible cn sortie du circuit soustracteur 7 et
très voisin de la composantc y' (t) du signal délivré par la voie de transmission 1, composan-
te qoi cst due au signal utile~ Le Iiltrc transversal 9 transIorme le signal ~"(t) en un
15 si~n~ll 9 (t) de forme très l)rochc de cellc du si~nal utile y (t) puisclu'il résultc de l'appli-
cation de ce dernicl si~nal a dcux circuits disposcs en série: la voie de transmis,ion
1 et le dcuxième liltre transvcrsal qui prcsentcllt des transmittances inverscs~ Un
convertiJseur numérique analogi4uc 51 disposé en sortie du ~iltre transversal 9 permet
d'obtenir le signal y (t) sous ~orrnc analogiquc~ -
~ L'égaliseur autoadaptatif qui viellt d'être décrit peut être utilisé pour unc transmis-
sion numériquc par voic télcphonique~
Dans un premier excmple d'application pour un signal utilc ayant un spectre de
300 à 3~400 l~z on choisit comme signal d'asservissement x (t~ un signa] bipolaire de
- rapport cycliquc 1/2 ayant une Irc-lucnce de rytbme de 4 kl-l~ aIin que le premlcr lobe
25 de son spcctre de puissance soit dans la bande dc signal utile, et une longueur de 15
bits perrnettant d'obtenir un ss~ectrc dc raies écartécs d'environ 266,5 Hz recouvrant
la bande du signal utilc~ Ce signal d'asservissemcnt est émis à un niveau égal à celui
du signal utilc~ Pour sa séparationj dans le circuit de Iiltrage 6 avec un rapport de
40 dB~ il nccessite 104 sommations, n étant pris égal à 104 ce qui correspond à un
30 temps de calcul de:
15 . 4--0l--O-- ~ 104 = 37,5 s.
Ce ternps de calcul correspond à 1~ duree des 104 cycles consécutifs dc Iccture
des registres à décalage 27 et 28 du circuit de iltrage 6 pendant laquelle la valeur
de x" (t) est figée~ La constante de temps de la voie de transmission doit donc lui être
35 supérieure, ce qui est vériié dans la plupart des cas~
La qualité de l'égalisation obtenue est fonction du nombre de raies que comportele si~nal d'asservissement dans la bande du signal utile, celui-ci augmentant avec la
longucur de la séquence bipolairc pscucloaléatoirc~ Par contl e le temps de calcùl du
circuit de filtrage 6 varie en sens inverse cle la longucur cle Ja séquence. Il y a donc
40 un comprorrlis à Iaire entre la rapidité de convcrgence (Iluctuation de la voie de transmission)
.. ,. - ... .. _
. .
- , ~ ,
` ` 14 ~ 87~7
t la qualité de l'cgalisation.
On prévoit, pour l'cgaliseur qui vient d'ctre decrit comrnc pour la plupart dcs
égaliseurs connus, dcux pl~ases de Ionctionncment: une phase d'apprentissage où le
signal d'asservisscmcnt x (t) est seul prcsent sur la voie de transmission et une phase
5 de transmission où le signal utile y (t) est ajouté au signal d'asservissement. l~'intérêt
de la pcriode d'app; entissage est de permettre une synchronisation du générateur local
de signal cl'asservissement ct une convcrgence rapide du Iiltre transversal 8.
11 est bien évident quc la présente invention n'est pas limitée au mode de réalisation
décrit et que l'on peut modifier certaincs dispositions sans sortir de son cadre.
" ,
''' ' ~ ~
: ' ~
~. ,
. -
;'~ ' ;:
,~ .
. . .
.
1~ , , -
.
,' ': ' .., .
'
~ . _
:: .
.
,. ~ .
.
. . : , ,
.
: ' ' ' . - ' ' , . . , . ' , . .:
- , ,. ' . '
