Language selection

Search

Patent 2129354 Summary

Third-party information liability

Some of the information on this Web page has been provided by external sources. The Government of Canada is not responsible for the accuracy, reliability or currency of the information supplied by external sources. Users wishing to rely upon this information should consult directly with the source of the information. Content provided by external sources is not subject to official languages, privacy and accessibility requirements.

Claims and Abstract availability

Any discrepancies in the text and image of the Claims and Abstract are due to differing posting times. Text of the Claims and Abstract are posted:

  • At the time the application is open to public inspection;
  • At the time of issue of the patent (grant).
(12) Patent Application: (11) CA 2129354
(54) English Title: PROCEDE DE REALISATION SUR SILICIUM, DE CATHODES EMISSIVES A MICROPOINTES, POUR ECRAN PLAT DE PETITES DIMENSIONS, ET PRODUITS OBTENUS
(54) French Title: METHOD FOR PRODUCING MICRODOT EMITTING CATHODES ON SILICON FOR COMPACT FLAT SCREENS AND RESULTING PRODUCTS
Status: Deemed Abandoned and Beyond the Period of Reinstatement - Pending Response to Notice of Disregarded Communication
Bibliographic Data
(51) International Patent Classification (IPC):
  • H1J 9/02 (2006.01)
(72) Inventors :
  • GARCIA, MICHEL (France)
(73) Owners :
  • PIXTECH SA
(71) Applicants :
  • PIXTECH SA (France)
(74) Agent: ROBIC AGENCE PI S.E.C./ROBIC IP AGENCY LP
(74) Associate agent:
(45) Issued:
(86) PCT Filing Date: 1993-12-03
(87) Open to Public Inspection: 1994-06-23
Availability of licence: N/A
Dedicated to the Public: N/A
(25) Language of filing: French

Patent Cooperation Treaty (PCT): Yes
(86) PCT Filing Number: PCT/FR1993/001191
(87) International Publication Number: FR1993001191
(85) National Entry: 1994-08-02

(30) Application Priority Data:
Application No. Country/Territory Date
92/14894 (France) 1992-12-04

Abstracts

English Abstract

A method for producing microdot emitting cathodes on silicon for compact flat screens, and the products obtained by means of said method, are disclosed. According to the method, the emitting cathodes are made from a basic monolithic silicon substrate (1) consisting of a thick wafer (at least 300 microns) or a thin film a few microns thick on an insulating substrate (alumina or glass), the silicon film being "active" in both cases. The method is useful in the field of flat display screens based on the physical phenomenon of cathodoluminescence and field effect electron emission, and in all industrial sectors using compact display screens, e.g. video camera viewfinders, calculators, monitoring devices of all kinds, vehicles, watches and clocks, etc.


French Abstract

2129354 9414182 PCTABS00166
La présente invention a pour objet un procédé de réalisation sur
silicium, de cathodes émissives à micropointes, pour écran plat
de petites dimensions, ainsi que les produits obtenus par ce
procédé. Il consiste à réaliser les cathodes émissives à partir d'un
substrat de base (1) monolithique en silicium formé soit d'une
tranche épaisse (300 microns ou plus), soit d'une couche fine de
quelques microns, déposée sur un substrat isolant (alumine ou
verre), la couche de silicium étant "active" dans les deux cas. Il
concerne le domaine des écrans de visualisation plats basés sur le
phénomène physique de cathodoluminescence et l'émission d'électrons
par effet de champ, et peut s'appliquer à tous les secteurs
industriels utilisant des écrans de visualisation ou d'affichage de
faibles dimensions, par exemple viseurs de camescopes,
calculatrices, appareils de contrôle de tous types, véhicules, horloges et
montres, etc.

Claims

Note: Claims are shown in the official language in which they were submitted.


WO 94/14182 PCT/FR93/01191
REVENDICATIONS
1°. Procédé de réalisation sur silicium, de
cathodes émissives à micropointes, pour écran plat de
petites dimensions, destiné à la réalisation d'écrans
de visualisation plats basés sur le phénomène physique
de cathodoluminescence et l'émission d'électrons par
effet de champ pouvant s'appliquer à tous les secteurs
industriels utilisant des écrans de visualisation ou
d'affichage de faibles dimensions,
caractérisé en ce que les cathodes
émissives et en particulier les conducteurs de colonnes
(4) et les conducteurs de ligne formant la grille (8)
sont réalisées au moyen des techniques connues
utilisées pour la réalisation de composants sur
silicium, à partir d'un substrat de base (1)
monolithique en silicium formé soit d'une tranche d'une
épaisseur égale ou supérieure à 300 microns, soit d'une
couche fine de quelques microns déposée sur un substrat
isolant tel qu'alumine ou verre.
2°. Procédé selon la revendication 1, se
caractérisant par le fait que plusieurs cathodes sont
fabriquées en même temps sur une seule tranche de
silicium.
3°. Procédé selon l'une quelconque des
revendications précédentes, se caractérisant par le
fait que des composants actifs tels que transistors à
déplétion, assurant le contrôle et la limitation du
courant dans les micropointes (2) sont implantés dans
le substrat de base (1).

WO 94/14182 PCT/FR93/01191
4°. Procédé selon l'une quelconque des
revendications précédentes, se caractérisant par le
fait que les conducteurs de colonnes (4) sont réalisés
par une ou des zones diffusées dans le silicium du
substrat de base (1), cette zone, ou ces zones pouvant
être combinées à une couche métallique.
5°. Procédé selon l'une quelconque des
revendications précédentes, se caractérisant par le
fait qu'une couche isolante est déposée sur la grille
(8) métallique formant les conducteurs de lignes.
6°. Dispositif de cathode émissive à
micropointes pour écran plat de petites dimensions
réalisée selon le procédé des revendications
précédentes,
se caractérisant par le fait qu'elle est
réalisée sur un substrat de base (1) monolithique en
silicium formé soit d'une tranche d'une épaisseur égale
ou supérieure à 300 microns, soit d'une couche fine de
quelques microns déposée sur un substrat isolant tel
qu'alumine ou verre.
7°. Dispositif selon la revendication 6,
l'une quelconque des revendications précédentes, se
caractérisant par le fait que le contrôle et la
limitation du courant dans les micropointes (2) est
assuré par des composants actifs tels que transistors à
déplétion implantés dans le substrat de base (1).
8°. Dispositif selon l'une quelconque des
revendications 6 et 7, se caractérisant par le fait que
les conducteurs de colonnes (4) sont constitués d'une
ou plusieurs zones diffusées dans le silicium du

WO 94/14182 PCT/FR93/01191
substrat de base (1), cette zone, ou ces zones pouvant
être combinées à une couche métallique.
9°. Dispositif selon l'une quelconque des
revendications 6 à 8, se caractérisant par le fait
qu'une couche isolante est déposée sur la grille (8)
métallique formant les conducteurs de lignes.

Description

Note: Descriptions are shown in the official language in which they were submitted.


WO94/14182 212 n 3 5 1 PCT/FR93/0119~
PROCEDE DE REALISATION SUR SILICIUM, DE
CATHODES EMISSIVES A MICROPOINTES, POUR ECRAN PLAT DE
PETITES DIMENSIONS, ET PRODUITS 08TENUS
La présente invention a pour objet un
proc~dé de r~alisation sur silicium, de cathodes
émissives ~ micropointes, pour ~cran plat de petites
dimensions, ainsi que les produits obtenus par ce
proc~dé.
Il concerne le domaine des écrans de
visualisation plats basés sur le phénomène physique de
cathodoluminescence et l'émission d'électrons par effet
de champ, et peut s'appliquer à tous les secteurs
industriels utilisant des écrans de visualisation ou
d'affichage de faibles dimensions, par exemple viseurs
de camescopes, calculatrices, appareils de contrôle de
tous types, v~hicules, horloges et montres, etc.
Les écrans ~ micropointes sont caractéris~s
par une émission électronique p~r effet de champ à
partir d'une cathode plane ~tendue à micropointes, une
cathode froide à f~ible con~ommation, un temps de
réponse rapide (l ~s), un adressage matriciel à partir
de la structure intégr~e pointe-grille et une ~mission
lumineuse par cathodoluminescence basse à moyenne
tension.
Les ~crans à micropointes connus sont des
tubes à vide constitués en général de deux plaques de
verre mince lenviron 1 mm) distantes de 200 ~m. La
rigidité de la structure est assurée par des espaceurs
(billes de 200 ~m par exemple) qui permettent de
maintenir la distance interéleclrodes lorsque l~écran
est mis SOU5 vide.

WO ~/14182 ~ . PCT/FR93101191
La plaque avant ou plaque anode est
recouverte d'une couche conductrice transparente et de
luminophores.
La plaque arrière ou plaque cathode
comporte un réseau matriciel d'~metteurs ~ effet de
champ déposés par les techniques de couches minces.
A chaque point lumineux (pixel), est
associ~ une surface ~missive cathodique situ~e vis-à-
Vi5 et constitu~e d~un grand nombre de micropointes
(environ 10 000 par mm2). Cette surface ~missive est
d~finie par llintersection d'une ligne (grille) et
d'une colonne ~conducteur cathodi~ue) de la matrice.
Sous r~serve de l'introduction d'un -~
dispositif de limitation du courant dans les pointes,
le grand nombre de pointes assure une émission homogène
entre pixels (effet de moyenne) et élimine les risques
de aéfauts ponctuels.
Grâce ~ la faible distance point~-grille ('
1 ~m) et ~ l'effet amplificateur de la pointe, une
diff~rence de potentiel d~ moins de 100 ~olts appliquée
entre lisne et colonne permet d'obtenir au sommet de-la
pointe, un champ électrique sup~rieur à 10 puissance 7
volts/cm, suffisant pour provoquer l'~mission
d'électrons.
Pour fixer les ordres de grandeur, une
différence de potentiel de 80 volts permet d'obtenir
une densité de courant de 1 mA/mmZ. Cette valeur est
suffisante dans un écran de 1000 lignes commandé
séquentiellement ligne par ligne pour obtenir une
luminance élevée (400 Cd/m2) avec un luminophore basse
tension (400 volts présentant un rendement lumineux de
3 lm/watt.
Compte tenu du seuil d'émission (40 50
volts), la tension qui doit être modulée sur les

WO ~1141~ 3 ~ 12 Q~ PCT/FR~3/01191
colonnes pour passer du niveau noir au niveau blanc est
de l'ordre de 30 ~ 40 volts.
La structure classique de la cathode d'un
écran ~ micropointes comprend en particulier, déposées
successivement sur un substrat de verre ou de silicium:
- Une couche d'isolation.
- Une couche r~sistive de silicium ou autre
mat~riau.
- Les "conducteurs colonne~ constitués
d'une couche m~tallique qui peut être dépos~e soit
dessous soit dessus la couche résistive.
- Une couche isolante (Si ou SiO2) qui
constitue l'isolant de la grille.
lS - ~ne couche m~tallique qui constitue la
grille.
Après dépôt des susdites couches, il est -
pratiqué dans la grille isolante, par des techniques de
gra~ure connues, des trous dans lesquels sont ensuite
r~alisaes les micropoin~es.
Le proc~dé selon la présente invention
conduit à une amélioration des carac~éristiques, ainsi
qu'à de meilleurs rendements de fabrication dans la
realisation de cathodes émissives pour écrans plats de
pet~te taille du type à cathodoluminescence à
micropointes et permet d'utiliser les techniques
connues pour la réalisation de composants sur silicium.
Il consiste à réaliser les cathodes
émissi~es à partir d'un substrat de base monolithique
en silicium formé soit d'une tranche épaisse (300
microns ou plus), soit d'une couche fine de quelques
microns, déposée sur un substrat isolant (alumine ou

WO ~/141~ PCT/FR93/Oll
4 ~.
n ~ ~ l
J J
verre), la couche de silicium ~tant "active" dans les
deux cas.
- Sur les dessins sch~matiques annex~s,
donn~s a titre d'exemple non limitatif d'une des formes
de réalisation de l~objet de l'in~ention:
la figure 1 représente la coupe
transversale d'une cathode émissive à micropointes
selon l'invention,
et la figure 2 est une vue de dessus cl'une
telle cathode montrant une r~alisation particulière des
conducteurs de colonne.
Le procedé selon la présente invention est
destiné à r~aliser des cathodes émissives pour écrans
plats de faibles dimensions a micropointes, à partir
d'un substrat 1 de base en silicium form~ soit d'une
tranche ~pa.isse (300 microns ou plus), soit d'une
cvuche fine de quelques microns, déposée sur un
substrat isolant (alumine ou verre). Dans les deux cas,
la couche de silicium pourra avantageusement être
utilis~e pour implanter des composants actifs tels que
transistors ~ d~plétion, assurant le contr~le et la
limitation du courant dans les micropointes.
La fabrication des cathodes émissives sera
effectuée grâce aux techniques connues pour la
réalisation de composants intégres sur silicium. La
collectivisation des traitements permet en outre de
fabriquer plusieurs cathodes à la fois sur la même
tranche, et de traiter plusieurs tranches ~ la fois
lors des étapes technologiques
La tranche épaisse sera constituée d~une
plaquette de silicium massif d'un diamètre de 100 à 200
mm (mais pas limitatif), du type utilisé couramment
pour la fabrication des circuits intégrés. Elle sera de

-
WO ~1141~ ~ 12 ~J 5~1 PCTIFR33101191
.~. 5
type P ou N et d'une r~sistivit~ adapt~e,
pr~f~rablement ~lev~e. Elle pourra également ~tre faite
d'un substrat isolant (verre, alumine, etc...)
recouvext d'une couche de silicium de 1 micron en~iron,
ou bien de ~out type de substrat connu permettant de
réaliser des structures silicium sur isolant.
En ce qui concerne la couche mince de
silicium, le substrat de base pourra être une plaque de
silicium, d'alumine, de verre ou autre. La couche mince
elle-même sera cristalline (couche épitaxi~e) ou
polycristalline, d'une r~sistivité ~levée (de quelques
ohms0cm à 50 ohms0cm).
Les phases de nettoyages, à chaque étape de
la fabrication, sont identiques à celles qui précèdent
- les étapes du proc~d~ dans la r~alisation des circuits
intégr~s. Ce sont des trempages dans des bains d~acide
(phosphorique, chloridriques, fluorhydrique,
sulfurique~, des rinçages à l'eau désioni~e, des
s~chages à la centrifugeuse ou ~ la vapeur d'alcool,
etc...
Sur la figure 1 on peut voir une coupe
partielle d'une cathode emissi~e à mic~opointes .
prot~g~es par transistors à dépl~tion, ceux-ci étant
réalis~s à partir du substrat 1 en silicium dans lequel
sont form~es des zones surdop~es obtenues par diffusion
et constituant les sources 3 en contact avec les
conducteurs de colonne 4, et les drains 5 alimentant
les micropointes 2, ainsi qu'une couche d'isolation de
- grille 6 en silice obtenue par oxydation de surface.
L'électrode de pincement 7 est creée par métallisation
au-dessus de la couche d'isolation de grille 6.

WO94/14182 PCTIFR93101191
2n~ 1 6 ,!"'~..
Les conducteurs de colonnes 4 sont
constitu~s soit par une couche métallique (alumini~n
par exemple), soit par une ou des zones diffus~es dans
le silicium de base, soit par la combinaison des deux
techniques: couche diffus~e ~ couche métallique.
L'utilisation d'une couche diffusée permet
de limiter la hauteur du relief de la structure.
La couche diffusée peut être étendue sur
toute la surface de la colonne 9, pour r~duire sa
r~sistance. Dans ce cas 1~, elle est isolée des
structures supérieures par une couche d'oxyde épais (1
à 2 microns) dans laquelle on aménage des trous de
prise de contact 10 avec les couches supérieures. La
couche diffusée peut également etre limitée à la
surface d'un pixel 11, la colonne 9 étant alors -
constituée de zones surdopées en séri~ avec des zones
métalliques 12 qui interconnectent les zones surdop~es
(figure 2~.
Si le conducteur colonne 4 est une couche
m~étallique, on pourra utiliser une structure qui écarte
la première pointe émissive d'une distance voulue (S
microns par exemple) de la métallisation colonne.
Si le conducteur colonne est une couche
diffusée dans le silicium de base, le même principe est
utilisable pour produire le meme effet.
Les deux principes préc~dents (utilisation
d'une couche diffusée pour le conducteur de colonne et
son alignement) permettent de libérer un espace émissif
maximum~ En effet, dans les deux cas l'emprise du
conducteur de colonne 4 sur la surface du pixel est
réduit a la prise de contact. Le conducteur étant soit
sous la zone émissive (couche diffusée) soit dans
l'espace inter-pixel (métal).

~12 '~ ~ 5 !¦
W094/14182 PCT/FR93/01191
La grille 8 (m~tallique) formant les
conducteurs de lignes peut avantageusement etre
recouverte par une couche isolante (Nitrure de
Silicium, Carbone diamsnt, SiO2, ou autre). L'isolement
entre grille 8 et anode s'en trouve amélior~. Cëtte
couche sera habituellement d~pos~e avant la r~alisation
des trou et des micropointes.
Le positionnement des divers éléme~ts
constitutifs donne ~ l'objet de l'invention un maximum
d'effets utiles qui n'avaient pas éte, à ce jour,
obtenus par des proc~dés similaires.

Representative Drawing
A single figure which represents the drawing illustrating the invention.
Administrative Status

2024-08-01:As part of the Next Generation Patents (NGP) transition, the Canadian Patents Database (CPD) now contains a more detailed Event History, which replicates the Event Log of our new back-office solution.

Please note that "Inactive:" events refers to events no longer in use in our new back-office solution.

For a clearer understanding of the status of the application/patent presented on this page, the site Disclaimer , as well as the definitions for Patent , Event History , Maintenance Fee  and Payment History  should be consulted.

Event History

Description Date
Time Limit for Reversal Expired 2001-12-03
Application Not Reinstated by Deadline 2001-12-03
Deemed Abandoned - Failure to Respond to Maintenance Fee Notice 2000-12-04
Inactive: Abandon-RFE+Late fee unpaid-Correspondence sent 2000-12-04
Letter Sent 2000-08-23
Inactive: Office letter 2000-05-16
Application Published (Open to Public Inspection) 1994-06-23

Abandonment History

Abandonment Date Reason Reinstatement Date
2000-12-04

Maintenance Fee

The last payment was received on 1999-12-01

Note : If the full payment has not been received on or before the date indicated, a further fee may be required which may be one of the following

  • the reinstatement fee;
  • the late payment fee; or
  • additional fee to reverse deemed expiry.

Patent fees are adjusted on the 1st of January every year. The amounts above are the current amounts if received by December 31 of the current year.
Please refer to the CIPO Patent Fees web page to see all current fee amounts.

Fee History

Fee Type Anniversary Year Due Date Paid Date
MF (application, 4th anniv.) - small 04 1997-12-03 1997-11-26
MF (application, 5th anniv.) - small 05 1998-12-03 1998-12-01
MF (application, 6th anniv.) - small 06 1999-12-03 1999-12-01
Owners on Record

Note: Records showing the ownership history in alphabetical order.

Current Owners on Record
PIXTECH SA
Past Owners on Record
MICHEL GARCIA
Past Owners that do not appear in the "Owners on Record" listing will appear in other documentation within the application.
Documents

To view selected files, please enter reCAPTCHA code :



To view images, click a link in the Document Description column (Temporarily unavailable). To download the documents, select one or more checkboxes in the first column and then click the "Download Selected in PDF format (Zip Archive)" or the "Download Selected as Single PDF" button.

List of published and non-published patent-specific documents on the CPD .

If you have any difficulty accessing content, you can call the Client Service Centre at 1-866-997-1936 or send them an e-mail at CIPO Client Service Centre.


Document
Description 
Date
(yyyy-mm-dd) 
Number of pages   Size of Image (KB) 
Drawings 1994-06-22 1 37
Descriptions 1994-06-22 7 320
Claims 1994-06-22 3 108
Abstract 1994-06-22 2 102
Cover Page 1994-06-22 1 23
Representative drawing 1998-07-27 1 10
Reminder - Request for Examination 2000-08-06 1 115
Courtesy - Certificate of registration (related document(s)) 2000-08-22 1 120
Courtesy - Abandonment Letter (Maintenance Fee) 2001-01-01 1 183
Courtesy - Abandonment Letter (Request for Examination) 2001-01-14 1 171
Courtesy - Office Letter 2000-05-16 1 19
Fees 1998-11-30 1 34
Fees 1997-11-25 1 38
Fees 1999-11-30 1 37
Fees 1996-11-13 1 35
Fees 1995-11-30 1 37
International preliminary examination report 1994-08-01 2 69
PCT Correspondence 2000-07-24 1 26
PCT Correspondence 1995-01-05 1 27
Courtesy - Office Letter 1994-09-28 1 19
Courtesy - Office Letter 1995-03-22 1 12
Courtesy - Office Letter 2000-08-22 1 10