Note: Descriptions are shown in the official language in which they were submitted.
CA 02536216 2006-02-17
WO 2005/036518 PCT/EP2004/052408
MICRO-ECRAN DE VISUALISATION A CRISTAUX LIQUIDES ET SON PROCEDE DE COMMANDE
L'invention concerne les micro-écrans d'affichage matriciel à
cristaux liquides, et notamment ceux qui sont réalisés sur un substrat
monolithique de silicium dans lequel sont intégrés les circuits électroniques
de commande d'un réseau matriciel de cellules à cristaux liquides.
Les afficheurs à cristaux liquides qui sont visés ici sont ceux qui
sont capables d'afficher des niveaux de gris intermédiaires et pas seulement
une information binaire noirlblanc. Lorsqu'on parle de niveaux de gris, il
s'agit
de niveaux de luminance en réflexion ou en transmission, et ce
vocabulaire "niveaux de gris" sera utilisé ici même si la lumière considérée
1o est colorée comme c'est le cas dans les afficheurs couleur.
Pour afFicher une information avec un niveau de gris dans une
organisation à pixels (points d'image) passifs, on peut appliquer à chaque
cellule élémentaire, constituée d'un cristal liquide entre deux électrodes,
une
tension analogique de niveau intermédiaire entre un niveau correspondant
au noir et un niveau correspondant au blanc. La luminance du point d'image
correspondant à la cellule élémentaire (en transmission ou en réflexion)
dépend en effet du niveau de la tension appliquée à la cellule. Pour chaque
ligne de la matrice, on applique d'abord brièvement sur chaque pixel de la
ligne la tension continue qui correspond au niveau de gris désiré pour ce
2o pixel. Cette tension est mise en mémoire dans une capacité de stockage
locale, au niveau du pixel, puis on isole cette capacité des circuits qui ont
servi à la charger, et on passe à la ligne suivante pour appliquer aux
capacités de stockage de la ligne suivante d'autres tensions continues
désirées pour les pixels de cette nouvelle ligne. Après avoir ainsi mis en
mémoire dans la capacité de stockage de chaque pixel d'une ligne la tension
continue désirée pour ce pixel, on relie la capacité de stockage à la cellule
à
cristal liquide ; celle-ci reçoit donc (à un rapport de division capacitive
près)
une tension correspondant au niveau de gris désiré, et elle conserve cette
tension sans se décharger. Cette tension est ainsi maintenue aux bornes de
la cellule à cristal liquide pendant toute la durée d'une trame d'image. Ce
type de solution pour produire une image avec des niveaux de gris est
malheureusement imprécis car il est dépendant du rapport entre les valeurs
CA 02536216 2006-02-17
WO 2005/036518 PCT/EP2004/052408
2
numériques de la capacité de stockage et de la capacité intrinsèque de la
cellule à cristal liquide ; ces valeurs sont imprécises car d'une part les
capacités sont très petites (pour des raisons d'encombrement et de
consommation du circuit intégré) et d'autre part la valeur de la capacité de
s stockage dépend de la tension à ses bornes (cette capacité étant réalisée
dans la pratique à partir d'une grille de transistor MOS).
Un autre type d'organisation de matrice à cristal liquide
(organisation à pixels actifs, à modulation de largeur d'impulsion) consiste à
appliquer la méme tension (par exemple la tension d'alimentation générale
Vdd de 5 volts) à tous les pixels, c'est-à-dire à toutes les cellules à
cristal
liquide, mais à l'appliquer pendant un temps qui est une fraction du temps
de trame, cette fraction dépendant du niveau de gris désiré. Tel pixel recevra
sur sa cellule à cristal liquide la tension Vdd pendant toute la durée de
trame
et sera un pixel "noir", pour un type de matrice dite "normalement blanche",
15 c'est-à-dire fournissant un niveau de lumière maximal en l'absence de
tension appliquée à la cellule, que ce soit en mode réflexion ou en mode
transmission. Tel autre pixel recevra sur sa cellule la tension Vdd pendant
une fraction nulle ou insignifiante de la durée de trame et sera "blanc". Tel
autre pixel enfin recevra sur sa cellule la tension Vdd pendant une fraction
2o donnée de la durée de trame ; l'oeil intégre, si la fréquence de trame est
d'au
moins 25 Hz, la durée d'application de la tension Vdd et la durée de non-
application de cette tension et voit un niveau de gris équivalent qui est
proportionnel au rapport entre la durée d'application de la tension Vdd et la
durée totale de la trame.
25 Non seulement la valeur de la tension qui sera appliquée à la
cellule sera fixe (Vdd) et donc indépendante de la dispersion des valeurs de
capacités de la cellule ou des capacités de stockage, mais de plus cette
tension sera la plus élevée possible, ce qui est avantageux pour des raisons
de temps de réaction et de contraste de l'image.
3o On comprend cependant que l'application d'une tension Vdd à
chaque trame, sur toutes les cellules mais pendant une fraction de durée de
trame qui est difFérente pour chaque pixel selon le niveau de gris qui lui est
attribué, pose des problèmes difficiles à résoudre.
Parmi ces problèmes, il y a notamment celui de la consommation
3s de courant des circuits électroniques qui gèrent ces durées. En
particulier, il
CA 02536216 2006-02-17
WO 2005/036518 PCT/EP2004/052408
3
y a le problème de la consommation de courant des circuits qui sont localisés
au niveau du pixel car c'est au niveau de chaque pixel que devra ëtre calculé
le temps d'application de la durée Vdd et au niveau du pixel que devra ëtre
effectuée la commande de la cellule pendant une proportion variable de la
s durée de trame. Cette consommation de courant pour chaque pixel est
multipliée par le nombre de pixels qui peut atteindre des centaines de
milliers, voire des millions. II y a aussi le problème de l'encombrement du
circuit électronique qui est prévu au niveau de chaque pixel puisque ce
circuit
est répété des centaines de milliers de fois pour des matrices ayant plusieurs
1o centaines de lignes et de colonnes. Une dimension typique de cellule
élémentaire d'afFchage est de 10 micromètres sur 10 micromètres et il faut
loger dans cette surface le circuit électronique associé à la cellule.
II faut en particulier limiter le nombre de transistors utilisés pour
commander chaque cellule et un but de l'invention est de proposer un
~5 procédé et un circuit qui minimisent le nombre de transistors localement
associés à chaque pixel.
L'invention propose à cet effet un procédé de commande d'une
matrice d'affichage à cristaux liquides qui consiste à appliquer brièvement à
une capacité de stockage, associée à une cellule élémentaire à cristal
20 liquide, une tension continue analogique correspondant à un niveau de gris
désiré, à relier une borne de la capacité à la grille d'un transistor dont la
source est alors reliée à une masse et dont le drain est relié à une source de
tension Vdd à travers une source de courant, et à appliquer à l'autre borne
de la capacité de stockage une rampe de tension continue variant de
2s manière monotone pendant la durée d'une trame.
La cellule est reliée au drain du transistor et son état de brillance
"noir" ou "blanc"' dépend du niveau haut ou bas présent sur ce drain.
La rampe monotone est en principe essentiellement linéaire ;
cependant elle peut n'ëtre pas parfaitement linéaire ; on peut en particulier
3o envisager qu'elle ne soit pas parfaitement linéaire dans les cas où on
voudrait corriger certaines non linéarités du système en agissant sur le
profil
de la rampe. Une telle correction par un profil non linéaire de rampe peut
servir par exemple à améliorer la perception oculaire dans certaines gammes
de luminances.
CA 02536216 2006-02-17
WO 2005/036518 PCT/EP2004/052408
4
Le procédé selon l'invention agit de la manière suivante : la rampe
de tension appliquée à la capacité est reportée par la capacité sur la grille
du
transistor; la grille reçoit donc une rampe de tension qui part d'un niveau
d'autant plus haut que la tension stockée dans la capacité (tension
correspondant au niveau de gris désiré) est plus élevée car la tension de la
rampe s'ajoute à la tension stockée au préalable dans la capacité ; la rampe
de tension sur la grille s'étend sur la durée de trame ; au début, le
transistor
est bloqué, la tension sur sa grille étant insuffisante par rapport à sa
source
qui est à la masse (ou plus généralement à un potentiel fixe). Le drain du
transistor, alimenté à travers une source de courant qui ne peut pas conduire
de courant tant que le transistor n'est pas conducteur, est à un niveau de
potentiel égal à Vdd, la cellule étant de ce fait dans un premier état (par
exemple "noir°'). Au moment où la tension sur la grille atteint une
tension de
seuil VT du transistor, le transistor se met à conduire et ramène à zéro le
~s potentiel du drain du transistor ; ce moment dépend du niveau de tension
qui
a été initialement stocké dans la capacité et qui est en relation avec le
niveau
de gris souhaité. La cellule à cristal liquide est connectée à ce drain et
change brusquement d'état (elle prend par exemple l'état "blanc") et reste
dans cet état pendant le reste de la trame. La luminance moyenne de la
2o cellule, intégrée par l'oeil, dépend donc du niveau de tension initialement
stocké dans la capacité.
La rampe de tension varie de préférence entre un niveau de
tension nul et un niveau de tension sensiblement égal à la valeur de la
tension de seuil VT du transistor, la tension de seuil étant classiquement la
25 valeur de tension grille-source au-dessus de laquelle le transistor est
conducteur et au dessous de laquelle il n'est pas conducteur. '
La tension continue analogique représentant le niveau de gris et
appliquée aux capacités de stockage varie entre 0 volt (la référence 0 volt
étant la tension de source du transistor pendant la durée de la trame) et la
3o méme valeur de tension de seuil VT. La cellule à cristal liquide reçoit,
pendant une durée variable à chaque trame, soit la tension d'alimentation
Vdd soit la tension 0 volt.
L'invention propose par conséquent un afficheur matriciel à cristal
liquide, comprenant une matrice active de points d'image ou pixels et des
3s circuits périphériques, la matrice comportant un réseau croisé de lignes
CA 02536216 2006-02-17
WO 2005/036518 PCT/EP2004/052408
d'adressage et de colonnes d'amenée de tensions.analogiques représentant
les niveaux de gris à afficher sur les points de chaque ligne et, pour chaque
point au croisement d'une ligne et d'une colonne, un circuit électronique
élémentaire pour commander une cellule à cristal liquide élémentaire située
5 à ce croisement, le circuit élémentaire comprenant
- au moins une capacité de stockage pour stocker pendant
la durée d'une trame d'image une tension analogique appliquée par la
colonne, une première borne de la capacité de stockage étant reliée à
la grille du transistor,
- en série entre deux bornes d'alimentation en tension, une
source de courant élémentaire et un transistor de commutation, le
drain du transistor de commutation étant relié à la cellule à cristal
liquide,
les circuits périphériques comprenant des moyens pour recevoir
une rampe de tension périodique, commune à toutes les cellules d'au moins
une ligne, la rampe étant appliquée à une deuxième borne de la capacité de
stockage des cellules de cette ligne.
Si la tension de seuil grille-source du transistor est VT, tension au
dessus de laquelle il se met à conduire, la rampe a de préférence une
2o amplitude de VT : elle varie de 0 à VT, ou de VT à zéro, sur la durée d'une
trame d'image. La tension analogique représentant le niveau de gris varie en
principe entre 0 et VT.
La rampe de tension est produite par un générateur de rampe qui
est intérieur ou extérieur au circuit-intégré monolithique comprenant la
matrice d'affichage et ses circuits de commande.
L'invention peut étre utilisée pour des afficheurs dans lesquels
chaque point d'image est associé à un circuit électronique élémentaire à
double mémoire dans lequel il y a non pas une mais deux capacités de
stockage et deux transistors de commutation reliés à la méme cellule à
3o cristal liquide et fonctionnant en alternance une trame sur deux, une
valeur
de tension étant appliquée à une capacité pendant une trame impaire alors
que l'autre capacité conserve la tension qu'elle a reçue pendant la trame
précédente paire, et réciproquement ; la conduction du transistor relié à la
première capacité est alors inhibée pendant la trame impaire et autorisée
pendant la trame paire. Dans le cas de ces points d'image à double
CA 02536216 2006-02-17
WO 2005/036518 PCT/EP2004/052408
6
mémoire, un générateur de rampe peut étre utilisé pour générer une rampe à
destination de tous les points d'image de la matrice. La rampe est périodique
et a pour période la période des trames d'image. II y a alors deux
générateurs de rampe (ou deux parties d'un méme générateur de rampe),
s fonctionnant en alternance une trame sur deux, mais tous deux alimentent
tous les points de la matrice.
Si au contraire les points d'image sont à simple mémoire (une
seule capacité de stockage et un seul transistor de commutation), une rampe
différente est appliquée à chaque ligne de points d'image et il faut donc un
générateur de rampe par ligne ; cette rampe démarre après une opération de
stockage dans les capacités des cellules d'une ligne et dure pendant le reste
d'une durée de trame ; l'opération de stockage de tensions s'effectue ligne
par ligne de sorte qu'il faut attendre la fin de l'opération de stockage dans
les
cellules d'une ligne avant de faire la méme opération sur la ligne suivante.
~5 Les rampes sont donc toutes de méme durée mais décalées dans le temps
ligne après ligne.
L'invention est particulièrement applicable aux afFicheurs
séquentiels couleur dans lesquels les trames d'image consécutives modulent
des couleurs de lumière différentes : chaque trame d'image correspond à
20 l'affichage d'une seule couleur, une lumière de ladite couleur étant émise
devant la matrice pendant cette trame pour être modulée spatialement par la
matrice en fonction d'une information propre à cette couleur ; la lumière
d'une
couleur est obtenue par une source de cette couleur (puis des sources de
couleur différente pour les trames suivantes, en synchronisme avec
25 l'application de la rampe aux capacités de stockage qui contiennent
l'information correspondant à cette couleur) ; ou bien la lumière d'une
couleur
est obtenue à partir d'une lumière blanche devant laquelle passe, toujours en
synchronisme avec l'application de la rampe aux capacités de stockage qui
contiennent l'information relative à la couleur choisie, un filtre de cette
3o couleur (puis des filtres d'autres couleurs pour les trames suivantes).
D'autres caractéristiques et avantages de l'invention apparaitront
à la lecture de la description détaillée qui suit et qui est faite en
référence aux
dessins annexés dans lesquels
CA 02536216 2006-02-17
WO 2005/036518 PCT/EP2004/052408
7
- la figure 1 représente une vue générale de l'architecture des
circuits électroniques de commande de l'écran d'affichage ;
- la figure 2 représente le détail d'un circuit électronique
élémentaire associé à un pixel de l'écran.
Dans ce qui suit on considérera uniquement des cellules à cristal
liquide de type "normalement blanc", qu'elles travaillent en réflexion
(lumière
émise vers l'écran depuis le côté de l'observateur) ou en transmission
(lumière provenant de derrière l'écran). Une cellule de type "normalement
blanc" sera vue par l'observateur comme ayant une luminance maximale
(blanc) lorsqu'une tension électrique nulle est appliquée entre les électrodes
de la cellule et une luminance minimale (noir) lorsqu'une tension
d'alimentation maximale Vdd est appliquée en permanence à la cellule.
La figure 1 représente l'organisation générale de l'électronique de
commande d'un micro-écran de visualisation à cristaux liquides. La matrice
comprend des points d'image ou pixels individuels P11, P1~, P21, P~2, etc.,
organisés en lignes et en colonnes. L'information de niveau de gris (ou, bien
entendu, de niveau de couleur) est apportée par des conducteurs de colonne
C1, C2, etc., sous forme d'une tension analogique variant entre un niveau
2o minimum 0 volt et un niveau maximum VT.
Le schéma de la figure 1 est valable aussi bien dans le cas où les
pixels comportent deux capacités de stockage de cette tension analogique,
fonctionnant en alternance au cours des trames successives paires et
impaires, que dans le cas où les pixels ne comportent qu'une capacité de
stockage dont le contenu est renouvelé à chaque trame. On reviendra
ultérieurement sur les différences entre ces deux types de structure.
Le niveau de la tension appliquée à un instant donné à une
colonne représente le niveau de gris à afficher en un pixel situé au carrefour
de cette colonne et d'une ligne activée à cet instant par un registre de
3o sélection de ligne RL. Un conducteur de ligne L1, L2, etc., spécifique à
chaque ligne, permet d'activer tous les pixels de cette ligne à un instant
donné, les pixels des autres lignes étant désactivés pour qu'une seule ligne à
la fois soit activée. On verra plus loin que le conducteur de ligne L1 est
subdivisé en deux conducteurs de ligne L1a, L2a pour les matrices à double
mémoire, mais tous les pixels d'une ligne sont toujours activés
CA 02536216 2006-02-17
WO 2005/036518 PCT/EP2004/052408
ô
simultanément. Les pixels de la ligne activée reçoivent la tension présente à
ce moment sur leur conducteur de colonne respectif et la mémorisent dans
une capacité de stockage interne à chaque pixel ; les pixels désactivés ne la
reçoivent pas mais conservent en mémoire la tension qu'ils ont pu stocker
préalablement. C'est cette tension analogique mise en mémoire pendant
toute la durée d'une trame qui contrôle (indirectement comme on le verra) la
luminance du pixel pendant une trame.
Les lignes sont activées les unes après les autres au cours d'une
trame pour déterminer les nouvelles luminances à affecter à chaque point de
la matrice. C'est le registre de commande RL qui effectue la séquence
d'activation successive des lignes. Pour chaque activation de ligne, on
applique aux conducteurs de colonne les tensions de niveau de gris qui
corrrespondent à cette ligne, et on change ces tensions pour la ligne
suivante.
La tension analogique appliquée à une colonne lors de la sélection
d'une ligne peut étre établie à partir d'une conversion analogique-numérique
de la manière suivante : un registre numérique RC contient, pour chaque
colonne, une valeur numérique (codée sur 8 bits par exemple) représentant
le niveau de gris à appliquer au point situé au carrefour de la colonne et de
la ligne sélectionnée à cet instant ; le registre RC est rechargé à chaque
nouvelle sélection de ligne et des circuits de synchronisation non représentés
servent bien entendu à synchroniser les opérations de ligne et de colonne.
La sortie numérique du registre (une sortie par colonne) est appliquée à un
comparateur CMP1, CMP2 .., correspondant à cette colonne ; le
comparateur reçoit par ailleurs le contenu d'un compteur CPT qui compte
périodiquement et régulièrement de 0 à la valeur maximale pouvant étre
contenue dans le registre RC (la valeur maximale est 255 pour un registre à
huit bits par colonne) ; quand le contenu du compteur atteint la valeur
contenue dans le registre pour une colonne déterminée, le comparateur
3o associé à cette colonne fournit une impulsion unique brève ; le compteur
CPT est le méme pour toutes les colonnes. L'impulsion fournie par un
comparateur CMP1, CMP2, ... associé à une colonne ferme un interrupteur
K1, K2, ..., situé sur le conducteur de colonne C1, C2, respectif ; par cette
fermeture, l'interrupteur applique à cette colonne une tension analogique qui,
comme on le verra, représente le niveau de gris désiré. La période du
CA 02536216 2006-02-17
WO 2005/036518 PCT/EP2004/052408
9
compteur est la période de ligne, c'est-à-dire que le compteur recommence
à compter chaque fois qu'on sélectionne une nouvelle ligne pour mémoriser
des niveaux de gris dans les pixels de cette ligne.
La tension analogique appliquée à la colonne par l'interrupteur K1,
K2, ... provient d'un générateur de rampe linéaire de tension agissant en
synchronisme avec le compteur CPT, et produisant une tension variant
linéairement de zéro à une valeur maximale (VT). Cette rampe est
renouvelée à chaque nouvelle sélection de ligne. Elle est commune à toute la
matrice de points. Ainsi, au fur et à mesure que le compteur compte de 0 à
un contenu maximal, la rampe croit de 0 à sa valeur maximale. La tension
instantanée de la rampe est donc proportionnelle au contenu du compteur.
L'impulsion de fermeture de l'interrupteur survient au moment où le contenu
du compteur est égal à une valeur désirée et la rampe a à ce moment une
valeur proportionnelle à cette valeur. C'est la valeur instantanée de la rampe
~5 à ce moment qui est appliquée au conducteur de colonne pour charger en
mémoire dans le pixel de la ligne sélectionnée une valeur représentant le
niveau de gris désiré issu du registre de colonne RC.
Le générateur de rampe peut, à titre d'exemple, ëtre simplement
constitué par un convertisseur numérique-analogique DAC recevant le
2o contenu du compteur CPT.
On trouve encore dans l'organisation générale de l'écran selon
l'invention un autre générateur de rampe GR, éventuellement divisé en deux
générateurs de rampes Gra, GRB dans le cas où les pixels de la matrice
sont à double mémoire. Ce générateur de rampe fournit à chaque trame une
25 rampe de tension en principe linéaire ayant une durée de montée, de zéro à
une tension maximale, égale à la durée d'une trame d'image. II sert à
appliquer une rampe de tension en principe linéaire à tous les pixels de la
matrice pendant une phase de contrôle de la tension appliquée aux
électrodes de la cellule élémentaire à cristal liquide présente localement à
3o chaque croisement de ligne et de colonne. ~n notera cependant que dans le
cas de pixels à simple mémoire, le générateur de rampe devra étre capable
de produire autant de rampes décalées dans le temps qu'il y a de lignes
dans la matrice, chaque rampe étant appliquée à une ligne respective, alors
que dans le cas de pixels à double mémoire, il sufFit que le générateur
35 produise une seule rampe pour tous les points de la matrice selon des
CA 02536216 2006-02-17
WO 2005/036518 PCT/EP2004/052408
modalités qu'on expliquera plus loin. Le générateur de rampe peut étre
réalisé sur le circuit-intégré portant la matrice d'affichage ou à l'extérieur
de
ce circuit intégré, et dans ce dernier cas le circuit intégré comporte une
entrée réservée à la réception d'un signal en rampe.
5 La figure 2 représente la constitution du circuit électronique
élémentaire associé à un pixel situé au croisement d'une ligne L1 et d'une
colonne C1, ce circuit étant localisé à l'endroit de ce croisement ; la
constitution représentée correspond à une réalisation dans laquelle chaque
pixel comporte une double mémoire de tension analogique représentant un
niveau de gris localement stocké dans le pixel.
Globalement, le fonctionnement d'un pixel à double mémoire est
le suivant : pendant une trame impaire, on effectue l'opération de stockage
d'un niveau de gris respectif dans la première mémoire de chacun des pixels
et on utilise pour contrôler l'affichage de la cellule un niveau de gris qui
avait
été préalablement stocké, pendant la trame paire précédente, dans la
deuxième mémoire ; pendant la trame paire qui suit la trame impaire, on
utilise la tension préalablement stockée dans la première mémoire pour
contrôler l'affichage par la cellule à cristal liquide associée à chaque
pixel, et
pendant ce temps on stocke un nouveau niveau de gris dans la deuxième
2o mémoire associée à la méme cellule. Toute la durée de chaque trame peut
ëtre ainsi utilisée pour une opération de contrôle de l'affichage de la
cellule,
alors que s'il n'y avait qu'une mémoire de stockage par pixel, il faudrait
utiliser une partie de la trame pour l'opération de stockage et une autre
partie
de la trame pour la commande proprement dite des cellules.
La première mémoire est constituée par une première capacité de
stockage Ca et la deuxième mémoire est constituée par une deuxième
capacité de stockage Cb. La capacité Ca peut étre reliée par une première
home au conducteur de colonne C1 par l'intermédiaire d'un interrupteur de
sélection de ligne KL1a et la capacité Cb peut étre reliée par une première
3o borne au méme conducteur de colonne C1 par un autre interrupteur de
sélection de ligne KLIb. L'interrupteur KL1a est fermé pour établir cette
connexion uniquement pendant les trames impaires, et seulement lorsque
c'est la ligne L1 qui est sélectionnée par le registre de sélection de ligne
RL
pour une opération de stockage d'un nouveau niveau de gris dans les pixels
de cette ligne. L'interrupteur KL1 b est fermé uniquement pendant les trames
CA 02536216 2006-02-17
WO 2005/036518 PCT/EP2004/052408
11
paires et seulement lorsque c'est le tour de la ligne L1 de recevoir des
niveaux de gris. Pendant l'opération de stockage d'un niveau de gris dans les
pixels des lignes au cours d'une trame impaire, la deuxième borne de la
capacité Ca est mise à la masse, de sorte que la tension analogique
présente sur la colonne C1 à ce moment est appliquée, à travers
l'interrupteur KL1a aux bornes de la capacité Ca. Cette tension, on le
rappelle est issue d'une rampe échantillonnée par l'interrupteur K1 (figure 1
)
au moment où le niveau de tension de la rampe correspond à une valeur
définie numériquement par le registre de colonne RC.
L'interrupteur KL1 a est commandé par un premier conducteur de
ligne L1a et l'interrupteur KL1b est commandé par un deuxième conducteur
de ligne L1 b. La ligne L1 est définie par ces deux conducteurs, et le
registre
de sélection de ligne détermine le choix du conducteur de ligne utilisé pour
une trame déterminée : L1a pour les trames impaires, L1b pour les trames
~5 paires, mais il s'agit toujours des pixels de la ligne de pixels L1.
Après chargement d'une tension analogique dans la capacité Ca
ou Cb selon qu'on est dans une trame impaire ou paire, l'interrupteur de
sélection de ligne correspondant KL1 a ou KL1 b est ouvert et la capacité Ca
ou Cb, dès lors isolée, conserve une charge constante pendant tout le reste
2o de la trame (c'est-à-dire pendant le chargement des autres lignes) et
pendant
la trame suivante (c'est-à-dire pendant l'opération d'affichage proprement
dite).
Après stockage d'une tension analogique dans une ligne, le
séquencement du registre de sélection de ligne sélectionne la ligne suivante.
25 La sélection de ligne pour la fermeture de l'interrupteur agit uniquement
sur
les interrupteurs KL1a au cours des trames impaires et uniquement sur les
interrupteurs KL1 b au cours des trames paires.
La première borne de la capacité de stockage Ca (c'est-à-dire la
home qui est reliée à l'interrupteur KL1 a) est également reliée à la grille
d'un
3o transistor MOS désigné par la référence Ta, alors que la première borne de
la capacité Cb est reliée à la grille d'un transistor MOS Tb.
La source du transistor Ta est reliée à la masse (c'est-à-dire une
référence de potentiel qu'on peut considérer comme nulle), mais seulement
pendant les trames paires. Un interrupteur KT1a est intercalé entre la source
35 du transistor Ta et la masse pour inhiber la conduction de courant par le
CA 02536216 2006-02-17
WO 2005/036518 PCT/EP2004/052408
'12
transistor Ta pendant les trames impaires. Les interrupteurs KT1 a de tous les
pixels de la matrice sont commandés simultanément pour étre fermés
pendant toute la durée des trames paires mais ouverts pendant la durée des
trames impaires. De la méme manière, la source du transistor Tb est reliée à
s la masse par un interrupteur KT1 b fermé pendant toute la durée des trames
impaires et ouvert pendant les trames paires.
Le drain du transistor Ta et le drain du transistor Tb sont reliés à
une première électrode de la cellule à cristal liquide LC correspondant au
pixel auquel le circuit élémentaire de la figure 1 est localement associé. En
effet, la cellule sera commandée par une application d'une tension aux
électrodes de la cellule soit pendant les trames paires par le drain du
transistor Ta soit pendant les trames impaires par le drain du transistor Tb.
La cellule comporte une deuxième électrode qui est en général
commune à toute la matrice et qu'on considérera dans un premier temps
15 comme étant portée au potentiel de masse 0 volt.
Les drains des transistors Ta et Tb sont par ailleurs reliés à une
même source de courant constant SC1 constituée par un transistor PMOS
relié entre l'alimentation générale Vdd et les drains, ce transistor ayant sa
grille connectée à un potentiel Vpol tel que le courant dans le transistor
soit
2o fixe ; en particulier, le potentiel de grille peut étre déterminé par un
montage
classique à miroir de courant tel que le courant dans ce transistor soit la
recopie du courant d'une source de courant fixe non représentée. La valeur
du courant constant est déterminée classiquement par le potentiel Vpol et
par la géométrie du canal du transistor. Les sources de courant constant de
25 tous les pixels sont identiques. Cette source de courant SC1 alimente le
transistor Ta ou le transistor Tb selon que la trame est impaire ou paire avec
un courant fixe, par exemple de l'ordre de 100 nanoampères, à condition
toutefois que le transistor Ta (ou Tb) soit dans un état passant et non dans
un état bloqué. Comme on le verra, l'état du transistor est déterminé par le
3o potentiel appliqué à sa grille par la capacité Ca ou Cb.
Enfin, pendant les trames impaires, le potentiel appliqué à la
deuxième borne de la capacité Ca est nul, mais pendant les trames paires on
applique à cette deuxième borne un potentiel déterminé par le générateur de
rampe de tension linéaire mentionné en référence à la figure 1 et qui est
35 commun à toutes les cellules de la matrice. Inversement, pendant les trames
CA 02536216 2006-02-17
WO 2005/036518 PCT/EP2004/052408
13
impaires, la méme rampe de tension est appliquée à la deuxième borne de la
capacité Cb, alors que pendant les trames paires un potentiel nul est
maintenu sur cette borne.
Le générateur de rampe produit une rampe de tension analogique
s linéaire qui part de 0 au début de la trame et qui arrive à la fin de la
trame à
une valeur maximale qui est de préférence égale à la tension de seuil VT de
mise en conduction du transistor Ta ou Tb. Cette tension de seuil VT est la
limite d'une tension appliquée entre grille et source du transistor telle
qu'une
valeur supérieure à VT rende le transistor conducteur et une valeur inférieure
1o à VT bloque la conduction du transistor. Elle peut étre classiquement
d'environ 1 volt mais on peut réaliser des transistors ayant des valeurs de
seuil choisies à volonté.
On fait ici une parenthèse pour dire que la tension analogique
stockée dans la capacité de stockage a en principe une valeur qui peut varier
15 entre une valeur minimale égale à zéro et une valeur maximale qui est en
principe égale à VT, toute valeur intermédiaire étant destinée à permettre
d'engendrer un éclairement avec un niveau de gris intermédiaire entre le
niveau de blanc (pour la valeur minimale 0) et le niveau de noir (pour la
valeur maximale VT).
2o La matrice d'affichage fonctionne de la manière suivante : après
avoir chargé ligne par ligne au cours d'une trame impaire toutes les
capacités Ca de la matrice avec des valeurs de tension analogique Vi
comprises entre 0 et VT et représentant le niveau de gris désiré pour chaque
pixel, on ferme l'interrupteur KT1a au début de la trame paire suivante pour
25 mettre la source du transistor Ta à la masse, et on applique à la deuxième
borne de la capacité Ca la rampe de tension linéaire partant de zéro et
atteignant VT au bout d'un temps égal à la durée de la trame. La tension
présente sur la grille du transistor Ta est alors la somme de la tension Vr de
la rampe à un instant donné et de la tension Vi initialement chargée dans la
3o capacité.
Cette somme de tension Vr varie linéairement en partant de Vi et
en allant jusqu'à Vi+VT. Tant que la tension Vr appliquée à la grille du
transistor Ta est inférieure à la valeur VT qui est le seuil de conduction du
transistor Ta, ce dernier reste bloqué de sorte que la source de courant SC1
35 ne conduit pas de courant et la tension de drain du transistor (également
CA 02536216 2006-02-17
WO 2005/036518 PCT/EP2004/052408
14
celle qui est appliquée à la première électrode du cristal liquide) est égale
à
Vdd, la deuxième électrode ou contre-électrode étant à 0 volt. Le cristal
liquide est dans un état "noir" pour une matrice dite "normalement blanche".
Lorsque la tension appliquée à la grille devient supérieure à VT, le
transistor
Ta devient conducteur et met l'électrode à la masse ; le cristal liquide passe
à l'état "blanc".
Le rapport entre le temps pendant lequel la cellule est noire et le
temps pendant lequel elle est blanche est directement proportionnel à la
valeur Vi de niveau de gris stockée dans la capacité Ca. Pour Vi=0, le
1o transistor Ta ne devient conducteur qu'à la fin de la trame, la tension
appliquée à la cellule est Vdd pendant toute la trame. La cellule est noire à
100% du temps de trame. Pour Vi=Vdd (valeur maximale possible pour Vi) le
transistor devient conducteur dès le début de la trame, et la tension
appliquée à la cellule est 0 pendant toute la trame. La cellule est blanche
pendant 100% du temps de trame. Pour Vi intermédiaire, la cellule est noire
(application de Vdd) pendant une proportion VINT du temps de trame et
blanche (application de 0 volt) pendant une fraction (VT-Vi)NT du temps de
trame ; la période de trame est courte (typiquement 1125 de seconde) et l'oeil
intègre les variations entre noir et blanc ; le niveau de gris équivalent
perçu
2o par l'oeil est directement représenté par la valeur VINT donc par la valeur
Vi
(gris d'autant plus clair que Vi est grand pour une cellule normalement
blanche).
Dans le schéma de la figure 2, les interrupteurs sont réalisés par
des transistors MOS. Les capacités Ca et Cb sont en principe aussi réalisés
par des transistors MOS dont le drain et la source sont réunis et forment
avec le canal une première électrode de capacité et dont la grille isolée
forme une deuxième électrode. On notera qu'avec le schéma selon
l'invention, la circuiterie associée à un pixel comprend un petit nombre
d'éléments, de sorte que l'encombrement global de cette circuiterie est
limité.
3o Le fonctionnement repose en partie sur l'aptitude de la capacité
Ca ou Cb à conserver pendant toute la trame la tension de niveau de gris
stockée au cours de la trame précédente. Le circuit selon l'invention fait
qu'il
y a peu de chemins de fuite de courant qui feraient perdre la charge de la
capacité.
CA 02536216 2006-02-17
WO 2005/036518 PCT/EP2004/052408
Dans le schéma de la figure 2, on a supposé pour simplifier que la
cellule à cristal liquide a une première électrode reliée au drain des
transistors Ta et Tb et une deuxième électrode ou contre-électrode reliée à la
masse. Toutefois, il est en général nécessaire de « dépolariser » le cristal
5 liquide en s'arrangeant pour qu'il ait à ses bornes une tension moyenne
nulle, ce qui ne serait pas le cas si la deuxième électrode était toujours à
la
masse et si la première oscillait entre 0 volt et Vdd. C'est pourquoi on
prévoit
classiquement, et l'invention est compatible avec cette précaution, d'inverser
périodiquement le sens de la tension appliquée au cristal liquide.
1o Par exemple, si dans une première trame ou une première série
de trames la contre-électrode est à 0 volt, on peut prévoir que dans une
deuxième trame ou une deuxième série de trames la contre-électrode sera à
Vdd. Mais si la contre-électode est à Vdd, alors la cellule sera noire à
condition que la première électrode soit à 0 volt et blanche à condition que
la
~5 première électrode soit à Vdd. Cela veut dire que pour avoir le méme niveau
de gris lorsque la tension analogique représentant ce niveau est Vi, stockée
dans la capacité, il faut appliquer l'équivalent d'une tension moyenne Vdd-Vi
et non pas Vi à la première électrode de la cellule ; cela veut dire qu'il
faut
appliquer une tension 0 volt pendant une fraction VINT du temps de trame et
une tension Vdd pendant une fraction (VT-Vi)NT ; c'est donc l'inverse du cas
où la contre-électrode était à 0 volt et où on appliquait une tension Vdd
pendant une fraction VINT et une tension Vdd pendant une fraction (VT-
Vi)/VT. °
Par conséquent, si on veut pouvoir efFectuer cette alternance de
polarisation de la cellule à cristal liquide, on pourra tout simplement
inverser
périodiquement le sens des rampes fournies par les générateurs de rampe et
appliquées aux capacités Ca et Cb des pixels. Ainsi, par exemple, la rampe
appliquée pendant la trame paire à la capacité Ca pourra ëtre une rampe
descendante partant de VT au début de la trame et décroissant linéairement
3o jusqu'à 0 volt à la fin de la trame.
L'alternance des polarisations, par alternance du sens des rampes
en méme temps qu'on alterne la polarisation 0 ou Vdd appliquée à la
deuxième électrode du cristal liquide, peut se faire périodiquement à toutes
les trames ou toutes les deux trames. Si c'est toutes les trames, on peut
prévoir qu'une des deux capacités de stockage recevra systématiquement
CA 02536216 2006-02-17
WO 2005/036518 PCT/EP2004/052408
16
une rampe montante et l'autre recevra systématiquement une rampe
descendante. .
II est possible aussi de conserver la mëme rampe montante à
toutes les trames et pour les deux capacités et d'inverser simplement la
donnée numérique dans le registre de colonne RC en synchronisme avec
l'alternance de polarisation de la contre-électrode de la matrice de cellules.
II
est également possible, sans inverser les valeurs de données numériques
dans le registre de colonne, d'inverser l'échelle des valeurs de la tension
analogique Vi, par exemple en inversant la rampe produite par le
1o convertisseur numérique-analogique qui établit la tension Vi ; ceci peut
ëtre
fait en appliquant au convertisseur non 'pas le contenu du compteur CPT
mais .le. complément du contenu de ce compteur ; là encore, il faut
synchroniser ce changement d'entrée du convertisseur avec le changement
de polarisation de la contre-électrode.
Si on veut faire un afficheur séquentiel couleur avec cette matrice
on introduira dans le registre de colonne pour une trame déterminée, par
exemple impaire, les informations de niveau de gris correspondant à une
première couleur, et on stockera en mémoire dans les pixels ces
informations successivement pour toutes les lignes ; pendant la trame paire
2o suivante, qui est la trame active pour l'affichage de ces informations, on
mettra en mémoire des informations correspondant à une deuxième couleur,
et on émettra une lumière de la première couleur qui sera modulée par
l'écran ; on attendra la trame impaire suivante pour afficher les informations
de la deuxième couleur.
Pour des applications différentes (sans couleur ou en tout cas ne
fonctionnant pas en séquentiel couleur) on peut se contenter de pixels à
simple mémoire ne comportant qu'une capacité Ca, un transistor Tb, un
conducteur de ligne par ligne de pixels. Ceci permet donc de supprimer la
capacité Cb, le transistor Tb, les interrupteurs KT1 a, KT1 b, KL1 b, le
3o conducteur L1 b et d'obtenir un point mémoire moins encombrant.
Cependant, cela oblige à prévoir un générateur de rampe pour chaque ligne
de pixels. L'affichage d'une trame d'image est progressif : les informations
de
la première ligne d'image sont stockées dans le registre de colonne et
converties en tension analogique Vi pendant la sélection de cette ligne par le
registre de sélection RL. Aussitôt après l'arrêt de la sélection de cette
ligne
CA 02536216 2006-02-17
WO 2005/036518 PCT/EP2004/052408
17
commence d'une part la sélection de la ligne suivante et d'autre part le début
d'une rampe de tension ayant la durée d'une trame, cette rampe étant
appliquée à la capacité de stockage Ca. Pour la deuxième ligne, la rampe
appliquée démarre dès la fin de la sélection de la deuxième ligne et elle a la
même durée, et ainsi de suite. Les circuits périphériques de génération de
rampe linéaire sont donc plus complexes.
