Note: Descriptions are shown in the official language in which they were submitted.
CA 02546310 2006-05-16
WO 2005/067054 PCT/EP2004/053003
1
PROCEDE DE FABRICATION DE PUCES ELECTRONIQUES EN
SILICIUM AMINCI
L'invention concerne principalement la fabrication de capteurs
d'image en couleur réalisés sur un substrat dé silicium aminci.
L'amincissement du silicium sur lequel est fait le capteur d'image est une
technique permettant d'amélïorer la colorimétrie en minimisant les
s interférences entre points d'image voisins correspondant à des couleurs
différentes ; les interférences sont réduites grâce au fait que les filtres
colorés qui servent à séparer les composantes primaires de la lumière
peuvent être déposés sur la face arrïère et non sur la face avant d'une
plaquette de silicium et ils sont dès lors plus proches des zones
1o photosensibles formées~dans le silicium ; la face avant est celle sur
laquelle
sont faites les opérations de dépôt et gravure de couches formant l'essentiel
de la matrice de photodétecteurs et de ses circuits de commande.
Un capteur d'image en couleur sur silicium aminci peut être réalisé
de la manière suivante : on part d'une tranche semiconductrice (silicium en
15 principe) sur la face avant de laquelle on effectue des opérations de
masquage, d'implantation d'impuretés, de dépôt de couches de composition
diverses provisoires ou définitives, de gravures de ces couches, de
traitements thermiques, etc. ; ces opérations permettent de définir une
matrice de pixels photosensibles et des circuits de traitement de signaux
2o électriques associés à ces pixels ; on reporte ensuite la tranche par sa
face
avant contre la face avant d'un substrat de support ; on élimine la majeure
partie de l'épaisseur de la tranche semiconductrice (c'est l'opération
d'amincissement), laissant subsister sur le substrat de report une fine couche
semiconductrice comprenant les zones photosensibles et les circuits
2s associés ; et, ultérieurement, on dépose et on grave sur la face arrière de
la
couche semiconductrice ainsi amincie, diverses couches parmi lesquelles
par exemple une couche métallique opaque et une couche de filtres de
couleur.
On comprend qu'avec ce procédé, les filtres de couleur ne se
3o trouvent pas au-dessus d'un empilement de couches isolantes et
CA 02546310 2006-05-16
WO 2005/067054 PCT/EP2004/053003
2
conductrices qui ont pu être déposées (en technologie CMOS ou une autre
technologie) sur les zones photosensibles au cours de la fabrication de la
tranche semiconductrice. Bien au contraire, les filtres sont placés au-dessous
des zones photosensibles, à l'opposé des couches isolantes et conductrices
qui se trouvent alors de l'autre côté des zones photosensibles. Cela veut dire
que dans l'utilisation du capteur dans une caméra, la lumière arrivera du côté
de la face arrière du capteur, traversera les filtres colorés et atteindra
directement les zones photosensibles sans avoir à traverser l'empilement de
couches isolantes et conductrices.
1 o C'est cette proximité entre les zones photosensibles et les filtres
colorés qui permet d'assurer une bonne colorimétrie, pourvu que
l'amincissement soit très prononcé : l'ëpaisseur résiduelle de silicium après
amincissement est de 5 à 20 micromètres environ.
Ce procédé de fabrication pose deux types de problèmes : le
premier problème est un problème de contact électrique entre l'extërieur du
capteur et la circuiterie qui a été gravée sur la face avant de la tranche
semiconductrice, face avant qui n'est plus accessible une fois que la tranche
semiconductrice a été reportée sur un substrat de report ; il faut donc que
des étapes de fabrication soient prévues pour rendre cet accès possible
2o malgré l'opération de report et il faut que ces étapes de fabrication
soient
industriellement économiques et efficaces ; le deuxième problème est un
problème de précision d'alignement des gravures qui sont faites sur la face
arrière par rapport aux motifs de circuits qui ont pu être gravés, avant cette
opération de report, sur la face avant : l'alignement de motifs sur les
couches
successives d'une même face est classique ; l'alignement de motifs situés
sur deux faces différentes dont l'une n'est plus accessible est un problème
plus difficile.
La présente invention a pour but de proposer un procédé de
fabrication qui permet de fournir une solution à ces deux problèmes à la fois.
so Ce procédé est applicable de manière particulièrement avantageuse à la
fabrication de capteurs d'image en couleurs, mais il est applicable plus
généralement à la fabrication de toutes sortes de puces électroniques
réalisées à partir de tranches de silicium aminci.
Selon l'invention, on propose un procédé de fabrication de puces
électroniques à partir d'une tranche semiconductrice comportant sur sa face
CA 02546310 2006-05-16
WO 2005/067054 PCT/EP2004/053003
3
avant une couche active mince en matériau semiconducteur, Ce procédé
comportant la réalisation de couches gravées sur la couche active, le report
de la tranche par sa face avant sur un substrat de report, l'amincissement de
la tranche semiconductrice par sa face arrière, puïs le dépôt et la gravure de
couches de matériaux sur la face arrière ainsi amincie, procédé caractérisé
en ce que des tranchées verticales étroites sont creusées dans la tranche
par sa face avant, avant l'opératïon de report, ces tranchées s'étendant à
l'intérieur de la tranche sur une profondeur à peu près ëgale à l'épaïsseur
résiduelle de tranche semiconductrice qui subsïstera après l'opération
yo d'amincissement, les tranchées étant remplies d'un matériau conducteur
isolé du matëriau de la couche active et constituant des nias conducteurs
entre la face avant et la face arrière de ia tranche amincie.
Par l'expression "tranchées verticales étroites", on entend des
tranchées à fiants verticaux parallèles dont la largeur est plusieurs fois
plus
petite que la profondeur et que la longueur. Par l'expression "remplies d'un
matériau conducteur", on entend le fait que le matériau conducteur n'est pas
seulement déposé sur les parois de la tranchée mais qu'il comble l'espace
ouvert lors de la réalisation de la tranchée.
Ces tranchées verticales, qui s'étendent donc à peu près jusqu'à
la future face arrière de fa tranche, peuvent aussi servir de marques
d'alignement optique pour les photogravures sur la face arrière ; en effet,
elles sont positionnées précisément par rapport aux motifs de face avant,
elles sont verticales, et, grâce aux différences d'indice optique entre le
matériau semiconducteur et les matériaux qui constituent les vias
2s conducteurs, elles sont visibles sur la face arrière après amincissement
car
elles débouchent directement sur cette face arrière ou bien elfes
s'approchent à une très faible distance de cette face arrière.
Les tranchées qui servent de marques d'alignement sont en
principe non fonctionnelles en ce qui concerne la circuiterie électronique
so elles sont situées en dehors de cette circuiterie, voire même parfois en
dehors de la surface réservëe aux puces sur la tranche. Mais elles sont
constituées comme les tranchées qui ont un rôle fonctionnel d'établissement
de connexions électriques entre la face avant et la face arrière. C'est lors
d'une même opération de photogravure que sont gravëes d'une part les
ss tranchées destinées à servir de marques et d'autre part les tranchées
CA 02546310 2006-05-16
WO 2005/067054 PCT/EP2004/053003
4
destinées à servir de vias conducteurs, et les opérations d'isolement des
parois des tranchées et de remplissage des tranchëes sont également
simultanées pour les marques d'alignement et les vias fonctionnels servant à
établir des contacts entre face avant et face arrière.
D'autres caractéristiques et avantages de l'invention apparaîtront
à la lecture de la description détaillée qui suit et qui est faite en
rëférence aux
dessins annexés dans lesquels
- les figures 1 à 9 représentent les étapes successives de
1o fabrication d'une puce de capteur d'image en couleur ;
- la figure 10 représente la puce terminée ;
- les figures 11 et 12 représentent, respectivement en coupe et en
vue de dessus, la constitution d'un plot de contact de la puce.
- la figure 13 représente une variante de réalisation.
La figure 1 représente une tranche semiconductrice, en principe
entièrement en silicium bien que ce ne soit pas obligatoirement le cas, sur
laquelle on va réaliser une ensemble de puces de capteurs d'image
individuels. La tranche sera découpée en puces individuelles à la fin du
2o processus de fabrication. Chaque capteur comprend une matrice
rectangulaire de zones photosensibles, et les circuits associés permettant de
recueillir les charges photogénérées en chaque pixel de la matrice et
d'établir
un signal électronique représentant l'image reçue par le capteur. La
technologie de fabrication du capteur est de préférence mais pas
obligatoirement une technologie CMOS (Complementary Metal Oxide
Semiconductor).
La tranche semiconductrice de la figure 1 est de préférence
constituée par un substrat de silicium 10, fortement dopé de type p, sur la
face avant duquel est formëe une couche épitaxiale 12, également de type p
ao mais beaucoup moins dopée. La couche épitaxiale est la couche active dans
laquelle sont formëes les zones photosensibles. Typiquement, le substrat a
une épaisseur de quelques centaines de micromètres et la couche épitaxiale
seulement une dizaine de micromètres (de préférence entre 5 et 10
micromètres mais pouvant aller jusqu'à 30 micromètres). De manière
CA 02546310 2006-05-16
WO 2005/067054 PCT/EP2004/053003
générale, les échelles ne sont pas respectées sur les figures pour une plus
grande lisibilité.
La fabrication implique d'une part des diffusions et implantations
diverses dans Ie silicium à partir de la face supérieure ou face avant de la
5 tranche, pour former notamment les zones photosensibles, et d'autre part
des dépôts et gravures successives de couches conductrices et isolantes.
Avant de procéder à ces dépôts et gravures de couches
électriquement fonctionnelles, on va effectuer des étapes spécifiques à la
présente invention. On notera qu'on pourrait aussi envisager de les effectuer
après ces dépôts et gravures ou à une étape intermédiaire, mais la
réalisation de ces étapes en début de processus est préférée.
Ces étapes spécïfiques consistent à former des ouvertures
profondes verticales, en forme de tranchées étroites dans pratiquement toute
l'épaisseur du silicium de la couche épitaxiale 12.
La figure 2 représente à titre d'illustration, quatre ouvertures 20,
22, 24, 26 ainsi formées sur la face avant de la tranche. Dans le mode de
réalisation décrit, certaines de ces ouvertures (ouverture la plus à gauche 20
sur la figure 2) sont destinées à former des marques d'alignement, d'autres
(ouvertures 22 et 24) sont destinées à former des contacts électriques, et
2o d'autres encore (ouverture 26 la plus à droite) peuvent avoir d'autres
fonctions (isolation entre différentes zones de silicium). Elles sont
réalisées
dans une méme étape de fabrication.
Les ouvertures sont en principe en forme de tranchées verticales
étroites, c'est-à-dire essentiellement plus profondes que larges, L'étroitesse
est nécessaire dans la mesure où on verra qu'on comble ultérieurement ces
tranchées et qu'il est plus facile de combler une tranchée étroite qu'une
ouverture large. Ainsi, pour une ouverture de contact électrique devant
laisser passer un courant important, on préférera réaliser plusieurs tranchées
étroites voisines plutôt qu'une large ouverture, comme on le verra plus loin ;
3o c'est pourquoi on a représenté côte à côte deux ouvertures 22 et 24 qui
sont
cependant destinées à former un seul contact électrique. La largeur de la
tranchée est par exemple de l'ordre de 1 à 4 micromètres pour une
profondeur de 5 à 30 micromètres. La longueur des tranchées dépend de fa
fonction des tranchées ; elle peut typiquement être de plusieurs dizaines de
micromètres selon les besoins, soit en termes de visibilité optique (pour les
CA 02546310 2006-05-16
WO 2005/067054 PCT/EP2004/053003
6
marques d'alignement), soit en termes de besoin de surface de contact (pour
les ouvertures de contact).
La profondeur des tranchées est égale à la profondeur de la
couche épitaxiale ou bien légèrement supérieure ou légèrement ïnfërieure.
Pour fes marques d'alignement, - ces marques resteront visibles
ultérieurement méme si les tranchées ne descendent pas jusqu'au fond de la
couche épitaxïale : il peut subsister 1 à 3 micromètres de silicium épitaxial
entre le fond de la tranchée et le bas de la couche ëpitaxiale sans que ce
soit
gênant optiquement (la couche épïtaxiale étant relativement transparente).
1o Pour les contacts électriques et l'isolation, on a avantage à faire
descendre
les tranchées jusqu'à la limite entre la couche épïtaxiale 10 et le substrat,
voire même légèrement au delà, pour ne pas avoir besoin de graver une
épaisseur de couche épitaxiale ensuite. Si à la fois des marques
d'alignement et des contacts ou des tranchées d'isolatïon sont prévus, on
~5 donnera la même profondeur à toutes les tranchées et cette profondeur sera
de préférence égaie à la profondeur de la couche épitaxiale. Sur les figures,
les tranchées sont représentées comme ayant exactement la profondeur de
la couche épitaxiale.
La formation des tranchées à l'endroit désiré se fait de préférence
2o par oxydation superficielle de la couche épitaxiale, donc création d'une
couche d'oxyde 27 puis masquage par une résine, photogravure de la résine,
attaque de l'oxyde de silicium dans les ouvertures de la résine, élimination
de
!a résine, et attaque du silicium par gravure ïonique réactive anisotrope là
oû
le silicium n'est pas protégé par l'oxyde. On sait bien aujourd'hui faire des
2~ tranchées verticales étroites de 1 à 3 micromètres de large sur une
profondeur de 10 micromètres ou plus.
On va reboucher les tranchées ainsi formées, d'une part pour
planariser la surface en vue des étapes ultérieures de photogravure, d'autre
part pour former des vias conducteurs pour les ouvertures de contact.
$o La solution préférée (figure 3) consïste alors d'abord à oxyder
superficiellement la tranche de manière à recouvrir sa surface et les parois
des tranchées d'une fine pellicule (quelques dizaines de nanomètres
d'épaisseur) d'oxyde de silicium isolant 28, puis à effectuer un dépôt de
silicium polycristallin 30 fortement dopé, donc conducteur. Le dépôt comble
35 les tranchées étroites et recouvre la surface de la tranche. Le silicium
CA 02546310 2006-05-16
WO 2005/067054 PCT/EP2004/053003
7
polycristallin dopé est alors éliminé sur une épaisseur verticale qui
correspond à l'épaisseur dëposée sur la tranche. Le silicium subsiste dans
les tranchées (figure 4) et constitue des vias conducteurs 20' 22', 24', 26'
entre la face avant de la couche active épitaxiale 12 et la face arrière de
cette couche. Oes vias auront effectivement une fonction de vias
conducteurs pour l'établissement de contacts électriques en ce qui concerne
les ouvertures 22 et 24 mais pas nécessairement en ce qui concerne les
ouvertures 20 et 26.
On effectue alors les étapes de fabrication du capteur d'image
~o proprement dit avec ses circuits associés, c'est-à-dire les étapes de
dopage,
les implantations dans la couche épitaxiale, les traitements thermiques, les
dépôts de couches conductrices et isolantes, les photogravures nëcessaires
à chaque fois, etc. On n'entrera pas dans le détail de cette fabrication qui
est
maintenant classique. On a seulement représentë sur la figure 5
- d'une part une couche isolante 31 qui recouvre la surface de
la tranche et qui est ouverte localement pour assurer des contacts,
notamment au dessus des vias conducteurs 22' et 24' ;
d'autre part une couche conductrice 32, en métal ou silicium
polycristallin fortement dopé, qui sert à établir des interconnexions dans le
2o circuit et qui vient notamment en contact, à travers la couche isolante 31,
avec les vias conducteurs 22' et 24' ;
et enfin on a représenté globalement, sous forme d'une
couche 34, un empilement de multiples couches isolantes et conductrices
photogravées selon les motifs appropriés pour constituer le capteur et ses
circuits associés.
Lors des étapes de photogravure, les tranchées 20, remplies de
silicium polycristallin 30 isolé par la couche isolante 28 et transformées en
vias 20', servent de marques optiques d'alignement pour les opérations de
photogravure qui suivent la réalisation de ces tranchées. Tous les motifs de
3o gravure effectués par la face avant de la tranche semiconductrice sont donc
progressivement alignés les uns sur les autres en prenant pour référence
initiale les tranchées 20. Les vias conducteurs 20' sont visibles en raison
des
différences d'indice entre les matériaux silicium, silicium poiycristallin, et
oxyde de silicium qui les composent.
CA 02546310 2006-05-16
WO 2005/067054 PCT/EP2004/053003
8
La fin du processus de dépôt et gravure des couches sur la face
avant comprend en principe une étape de planarisation, c'est-à-dire une
étape de dépôt de couche qui comble les différences de niveau de relief
dues aux étapes successives de dépôt et de gravure. On suppose donc que
la partie supérieure de la couche 34 est une surface plane, par exemple
réalisé à l'aide d'un dépôt d'oxyde de silicium ou de polyimide planarisant.
Le traitement de la face avant de la tranche semiconductrice est
maintenant terminé. La tranche est alors reportée sur un substrat de report
40 (figure 6). Ce report se fait par la face avant de la tranche, c'est-à-dire
que
~o c'est la face avant, planarisëe, qui est collée sur une face plane du
substrat
de report. La tranche 10 avec sa couche épitaxiale 12 et ses couches
photogravées 34 est donc représentëe retournée, face avant vers le bas, sur
la figure 6 et les figures suivantes.
Le report de la tranche de silicium peut se faire par plusieurs
moyens, le moyen le plus simple étant un collage par adhérence moléculaire,
la grande planéité des surfaces en contact engendrant des forces de contact
très élevées. Un collage avec un matériau de collage est également possible.
D'autres méthodes sont encore possibles.
Après report de la tranche de silicium par sa face avant sur le
2o substrat de report, on élimine par sa face arrière (en haut sur la figure
6) la
majeure partie de l'épaisseur de la tranche de silicium pour ne laisser
subsister que la couche active épitaxiale 12 (figure 7).
L'opération d'amincissement peut se faire par usinage mécanique
terminé par un usinage chimique, ou par usinage mécano-chimique, ou par
usinage chimique uniquement, ou par d'autres procédés.
L'amincissement fait affleurer le fond des tranchées 20, 22, 24, 26
qui ont été creusées et rebouchées dans les étapes précédentes.
La surface de la tranche (appelée encore face arrière par
référence à la face avant maintenant collée sur le substrat de report) peut
so subir maintenant des opérations de dépôt de couches et de gravures de
couches.
Pour l'alignement des motifs de gravure de ces couches, on utilise
les marques optiques constituées par le fond affleurant des vias 20' formës
dans les tranchëes 20. Ce fond est visible même s'il subsiste une fine
couche d'isolant 28 ; il serait d'ailleurs visible même si une épaisseur de 1
ou
CA 02546310 2006-05-16
WO 2005/067054 PCT/EP2004/053003
9
2 micromètres de silicium épitaxial subsistait entre le fond du via et la face
arrière de la tranche. Les marques optiques ainsi constituées sont bien
positionnées par rapport aux motifs de la face avant puisque les tranchées
sont verticales.
Parmi les couches déposées et photogravées sur la face arrière, il
y a en premier lieu une couche isolante 42 (figure 8) ouverte localement à
l'endroit des vias 22' et 24'. Lors de l'ouverture de cette couche isolante on
ouvre également le fond isolant des vias (couche 28). Si les tranchées
étaient creusées à une profondeur légèrement infërieure à celle de la couche
épitaxiale, des étapes complémentaires de gravure de la couche épitaxiale
seraient prévues pour compléter la formation des vias conducteurs.
II y a aussi au moins une couche conductrice 44, de préférence
métallique (aluminium notamment) qui servira notamment à former des
interconnexions et à constituer des plots de contact destinés à assurer la
connexion avec l'extérieur de la puce après Ia fin de la fabrication. Dans le
cas d'un capteur d'image, cette couche peut aussi servir de couche de
masquage pour protéger de la lumière des zones de capteur (à l'intérieur de
la matrice de pixels ou dans les circuits périphériques) qui, en raison du
fait
que le silicium est par nature photosensible, peuvent être perturbëes par la
lumière. On a représenté cette couche d'interconnexïons 44 non seulement
sous forme d'un plot de contact 44' qui vient en contact direct avec les vias
22' et 24', mais aussi sous forme de motifs périodiques 44" de masquage à
l'intérieur d'une zone correspondant à la matrice de pixels du capteur
d'image (partie gauche de la figure 8).
2s Le plot de contact 44' pourra servir de plot de soudure d'une
connexion filaire, ou bien être relié par une interconnexion de la couche 44 à
un plot de soudure de connexion filaire situé non pas au-dessus des vïas 22'
et 24' mais à un autre endroit (les plots sont en principe à la périphérie de
la
puce) ; il est cependant plus simple de prévoir que les plots de soudure sont
3o directement situés au dessus des vias lesquels sont alors à la périphérie
de
la puce.
Pour un capteur d'image en couleurs, outre la couche métallique
44, les opérations de dépôt et gravure sur la face arrière comprennent
notamment le dépôt et la gravure successive de trois couches de filtres
CA 02546310 2006-05-16
WO 2005/067054 PCT/EP2004/053003
colorés arrangés matriciellement pour définir des pixels juxtaposés
correspondant aux couleurs primaires de la Lumière.
Le processus de dépôt des filtres colorés est le suivant : dépôt
d'une première couche de planarisation 46 au dessus de l'ensemble de la
5 face arrière de la tranche. Dépôt et photogravure d'une première couleur de
filtres, puis d'une deuxième puis d'une troisième.
Ces couches de filtre sont symbolisées sur la figure 9 par une
couche 48 au dessus d'une zone considérée comme la zone de prise
d'image du capteur.
1o La figure 10 représente la tranche terminée. La couche de filtres
48 est recouverte d'une dernière couche de planarisation et de protection 50.
C'est une couche isolante. Elle est ouverte à l'endroit des plots de soudure
44' de sorte qu'un fil de connexion pourra être soudé entre ce plot et un
boîtier dans lequel sera montée la puce.
La tranche terminée est découpée classiquement en puces
individuelles.
Les figures 11 et 12 représentent un détail de réalisation d'un plot
de contact de connexion extérieure 44' relié par des vias conducteurs à une
zone conductrice 32 qui a été rëalisée lors des étapes de fabrication, avant
2o report sur le substrat 40, sur la face avant de la tranche.
Le plot est constitué par une surface rectangulaire qui recouvre
deux groupes de tranchées : le premier groupe est constitué par une série de
tranchées parallèles constituées en vias conducteurs 22' qui viennent tous
en contact en bas avec la zone 32 et en haut avec le plot 44' ; le deuxième
groupe est une tranchée d'isolation 26' qui entoure toute la zone de couche
épitaxiale située sous le plot de connexion extérieure 44'. Cette tranchée
d'isolation est constituée exactement comme les vias conducteurs 22' mais
elle n'est pas connectée à un conducteur supérieur et un conducteur
inférieur. Sa fonction est d'isoler électriquement du reste de la couche
3o épitaxiale toute la zone de couche épitaxiale située sous le plot de
contact
44'. De telles tranchées d'isolation pourraient être prévues pour isoler
électriquement les unes des autres différentes zones de couche ëpitaxiale.
Par exemple, une tranchée pourrait isoler du reste de la couche à la fois un
plot de contact et un amplificateur dont le plot constitue la sortie.
CA 02546310 2006-05-16
WO 2005/067054 PCT/EP2004/053003
11
La largeur des tranchées est ici d'environ 1 micromètre,
l'épaisseur de la couche épitaxiale donc la profondeur des tranchées est
d'environ 6 micromètres, les dimensions latérales du plot sont de l'ordre de
100 micromètres.
Sur la figure 11 qui est agrandie par rapport aux figures
précëdentes, on a représenté une couche d'oxyde de silicium thermique 52
pour montrer que les étapes réalisées sur la face avant peuvent bien sür
inclure des étapes d'oxydation thermiques classiques.
Une variante importante de l'invention peut être envisagée. En
io effet, dans ce qui vient d'étre décrit, on considère que la puce de capteur
d'image finalement réalisée possède des plots de contact sur la face qui
reçoit de la lumière, face qu'on a appelée face arrière de la tranche
semiconductrice. Mais on peut prévoir aussi qu'après le dépôt de la couche
de planarisation finale 50 on colle à nouveau la tranche sur un autre substrat
de report 60, transparent, en verre ou quartz. La lumière arrive alors par ce
substrat de verre ou de quartz. Le substrat de report 40 devient superflu, le
substrat de verre' ou quartz assurant la tenue mëcanique de ia tranche.
On supprime ou on enlève alors le substrat de report 40, par
usinage mécanique et/ou chimique, jusqu'à faire affleurer ou presque
2o affleurer la partie supérieure de l'ensemble de couches 34. Ces couches
comprennent notamment des couches d'interconnexions et elfes peuvent en
particulier comporter une couche métallique finale comportant des plots de
contact pour la soudure de fïls de connexion. Dans ce cas, ce ne sent pas les
piots 44' qui servent pour le contact avec l'extérieur puisqu'ils ne sont plus
accessibles à cause du substrat de report en verre ou quartz. Mais ce sont
les plots de l'ensemble 34.
Cette solution remet comme face supérieure de la puce la face
avant sur laquelle ont été réalisées classiquement les étapes de dépôts
implantations, gravures servant à la constitution du capteur d'image. Bien
3o pue la face arrière ne soit alors plus accessible, les tranchées faites en
début
de procédé permettent d'accëder facilement, à travers les plots 44', les vias
conducteurs 22', 24', les zones conductrices 32, et d'autres couches
conductrices de l'ensemble 34, à la métallisation de masquage de lumière 44
qui serait autrement inaccessible. Ceci est important car il est souhaitable
de
pouvoir contrôler le potentiel de cette métallisation arrière.
CA 02546310 2006-05-16
WO 2005/067054 PCT/EP2004/053003
12
La figure 13 reprësente la constitution d'une puce de capteur ainsi
réalisée, sur laquelle apparaissent, outre les éléments déjà mentionnés en
référence aux figures 1 à 9, le substrat transparent 60, un plot de soudure
extérieure 62, relié à travers les couches de l'ensemble 34 à la couche
conductrice 32 et donc à la couche 44, et une couche de passivation et
protection 64 ouverte à l'endroit du plot 62. Le plot 62 est réalisé à la fin
de
l'étape représentée à la figure 5.
