Note : Les descriptions sont présentées dans la langue officielle dans laquelle elles ont été soumises.
lOS~'~S;~
La presente invsntion a trait .~ un disposltif d~ formation ds voiss
comportant H détscteurs régulierement répartis sur une base circulaire,
H écreteurs, chaque écreteur étant relié à la sortie d'un détscteur,
une chaine constituée d'une suite alternée de sonmateurs st de dispositifs
de retard, chaque dispositif de retard comportant plusisurs cellules de
retards élémentaires Itl = F ) et étant connecté à leur sortie à une entrée
d'un sommateur ds la chaine.
; Ce dispositif permet la détermination de la direction de propagation
d'une ondQ plans par détection de cette onde dans une pluralité de directions
prédéterminées régulièremsnt réparties dans un plan.
Un tel dispositif, applicable dans les sonars ou dans les radars,
est décrit par le brevet canadien n 96~ 92G.
Lorsque le dlspositif est appliqué dans 1BS sonars, les détecteurs
sont des hydrophones et l'onde dont la direction est détectée est une onde
acoustique.
Le disposltf connu comporte des moyens de multiplexage constitués
de N multiplexeurs à H entrees permettant d'appliquer les signaux délivrés
par les codeurs à l'entrée de la chaine et sur les entrées latérales des
sommateurs.
De plus dans le système connu les retards des dispositlfs varient
sslon des lois en cosinus si bien qu'il faut prévoir N - 1 dispositifs de
retard différents, C8 qui lorsque l'ensemble est monté sur cartes conduit à
un grand nombre de cartes différentes.
Enfin la précislon du système connu dépend du nombre N, N stant
le nombre de multiplexeurs, car le ncmbre de slgnaux de détecteurs utilisés
pour former chaque voie est N si bien que plus la précision est grande plus
la chaine comporte d'éléments.
Le système selon l'invention permet de simplifier les moyens
d'aiguillage qui représentent une grande quantité de matériel.
De plus il permet de simplifier la cha~ne qui comports moins
;~
~,
'
': ' - ' ' ':
.,, ' ~ ' .
10542S;~
d'éléments et dont les eléments ~dispositifs A retard) peuvsnt être standar-
disés en maintenant une précision suffisante.
Le syst~me de formation de voies selon l'lnvention compurtant H
détectsurs régulièrement répartls sur une base circulaire~
H écreteurs, chaque écreteur étant reli~ à la sortie d'un datectsur,
une chaine constituée d'une suite alternée de sommateurs st de dispositifs
de retard, chaque dispositif de retard comportant plusieurs cellules de
retards élémentaires T [ T= F ) et étant connecté à leur sortie à une entrée
d'un sommateur de la chaine est caracterisé en ce qu'il comporte en outre
- un registre à décalage bouclé sur lui-même et comprenant H étagss, les
sntrées parallèles desdits étages étant reliées aux sorties des H écreteurs
et les sorties parallèles desdits étages étant reliées à des entrées desdits
sommateurs de la cha~ne,
- une horloge fournissant une fréqusnce FV = H avec laquelle les signaux de
sortie sont échantillonnés par ledit registre et une fréqusnce FH avsc
laquelle l'information progresse le long des étages dudit registre et le
long des dispositifs de retard.
Grâce au registre à décalage qui sert à l'échantillonnage on peut
évitsr l'emploi des N multiplexeurs 3 H entrées, de plus dans le dispositif
selon l'invention la fonction retard qui était assurée auparavant dans le
dispositif connu uniquement par les dispositifs à retard est également
assurée par le registre à décalage d'entrée de sorte que les dispositifs à
retard sont moins nombreux que ceux dans la chaine du dispositif connu.
Selon une réallsation préférentielle de l'invention les dispositifs à retard
présentent tous un retard identique T, ce qui conduit à une précision de
' - sur les mesures.
_ 2
Selon une première variante de l'invention permettant d'améliorer
la précision des mesures sans changer le nombrs de dispositifs à retard
constituant la chaine le dispositif de formation de voie comporte H d~tec-
teurs régulièrement répartis sur une base circulaire H écreteurs chaque
écreteur étant rælié à la sortie d'un détecteur,
~05425;~
- une cha~ne constitu~e d'u!le suit0 alternée de somrnateurs a plusieurs
entrées et de dispositifs de retard, chaque dispositif de rstard comportant
plusieurs cellule3 de retard élémentalres T~ T= F ) st ét~nt connecté à leur
sortie à une entrée d'un sommateur de la chalne, et est caractérisé en ce
qu'il comporte en outre :
- des moyens d'échantillonnage a une fr~qusnce FV des signaux issus des H
écreteurs avsc FV = H~ k, k étant un sous-multiple de H
- une matrice carrée de k x k registres à decalage
chacun de ces registres comportant k ~tages, les k registrss de chaque ligne
de la matrice étant connectés en série et la sortie série du premier étant
reliée à l'entrée série du dernier registre pour former une boucle fermée,
les k sorties parallèles de chaque registre d'une colonne de la matrice
étant reliées aux Hk entrées parallèles du registre suivant de ladite colonneJ
certaines sorties parallèles des k x k registres de la matrice étant appliquées
aux sntrées des sommatsurs de la chalne, des moyens de transfert des infor-
mations issues des moyens d'échantillonnages vers la première ligne de la
matricE carrée qui décalent de k tmodulo H~ le numéro des écreteurs transférés
tous lss Fv~ une horloge fournissant une fréquence FH servant à commander le
déplacement de l'information dans les llgnes de la matrice et dans les
dispositifs de retard et une fréquence FV servant à commander les moyens
d'échantillonnage et les moyens de transfert ainsi que la progression de
l'information le long des colonnes.
La fonction "retard" est alors assurée per les dispositifs de
retard et par la matrice de k x k registres.
Selon une réalisation préférentielle de cette première variante
les dlspositlfs de retard de la cha$ns présentent tous un retard identique
égal ou multiple de HT .
Selon une réalisation-particulière de cette première variante les ~ :
moyens d'échantillonnage sont constitués de k registres à décalage d'entrée
comportant chacun k étagss, chacun des H écreteurs étant relié à l'entrée
parallèle d'un éta~e d'un des registres d'entrée et les moyens ds transfert
comportent k multiplexeurs à k entrées et à une sortie, les k entrées des
_ 3 _
... . .
lQ54ZS;~
multiplexeurs ~tant connect~es aJX sorties ~érie des k registres d'entrée,
ainsi qus ~ registres 3 décalages de transfert comportant k ~tages chacun,
l'entrée de chaque registre de transfert étant connectée à la sortie d'un
multiplexeur et les sorties parallèles d'un registre de transfert étant
connectées aux sntrées parallèles d'un registre de la premlère ligne de la
matrice.
Selon une seconde variante permettant de diminuer le nombre de
regiStres ~ décalage tà nombre d'étages égaux~ utllisés pour retardsr les
divers signaux par rapport à la première variante le dispositif de formation
de voies comporte H détecteurs régulièrement répart~s sur une base circulaire,
. H écreteurs chaque écreteur étant numéroté de 1 à H et étant relié à la
sortie d'un détecteur,
uns cha~ne constituee d'une suite alternée de sommateurs et de dispositifs
de retard chaque dispositif de retard comportant plusieurs cellules de
retard élémentaires Tt ~= F ) et étant connecté à leur sortie a une entrée
: d'un sommateur de la cha~ne, caractérisé en ce qu'il comporte, en outre, des
moyens d'échantillonnage à une fréquence FV = H. k tk étant un sous-multiple
de H supérieur à l'unité) des signaux issus des H écreteurs
- h registres à décalage principaux th< k~ x formant une boucle ouverte
chacun de ces registres comportant -k ~tages
- des moyens de transfert des informations issues des moyens d'~chantillon-
nage vers les registres principaux qui décalent tous les F de K
tmodulo H) les numéros des écreteurs transférés
- i rEgistres à décalage de chargement dont l'entrée est connectée à la sortie
de i registres pris parmi les h registres principaux ti< h) chacun desdits
registres de chargement comportent H. k1 étages,
- une horloge fournissant une fréquence FH servant à commander le déplacement
de l'information le long de la boucle ouverte constituée par les h registres
principaux et le long des registres de chargement~ ainsi que dans les dispo-
sitifs à retard et une fréquence FV servant à commander les moyens d'échantil-
lonnage et les moyens de transfert, certaines sorties parallèles des i
_ 4 -
.
~.
105425'~
registres de chargement et des registres principaux auxquels ces registres
de chargement sont connsctés étant reliées aux entr!'3es des sommateurs ds la
cha~ne st en cs que les dispositifs à retard comportent le mêms nombre qH de
csllules élémentaires avec q~ 1.
Selon une réalisatlon particulière de cette seconde variante les
moyens d'échantillonnage sont constitués de k registres à déc~lage d'entrée
comportant chacun k étages, chacun des H écreteurs étant relié à l'entrée
parallèls d'un étage d'un des registres d'entrée st sn ce que les moyens de
- transfert multiplexeurs étant connectées aux sorties ssrie des k rsgistres
d'sntrés st h registrss à décalags de transfert comportant k étages chacun,
l'entrée de chaque ragistrs de transfsrt étant connectée à la sortie d'un
multiplsxsur st les sorties parallèlss d'un registre de transfsrt étant
connsctée~ aux sntrées parallèlss d'un des registrss principaux.
L'invsntion ssra misux compriss à la lumière ds la dsscription
qui va suivre dans laquslls la figure 1 rsprésents un dispositif de forma-
tion de voiss d'un typs connu
la figurs 2 rsprésents le dispositif ds formation de voies selon l'invsntion
la figurs 3 rspréssnts un sxsmple ds dispositlf de retard utilisé dans le
dispositif ds formatlon ds voiss selon l'invsntion
la figurs 4 représente une première réalisation d'une première variante ds
dispositif ds formation de voiss sslon l'invsntion
la figurs 5 rspréssnts uns deuxièms réalisation de cette premièrs variants
la figure 6 rsprésente une ssconds variants du dispositif de formation de
voies selon l'invention.
La figurs 1 représsnte le dispositif de formation ds voies d'un
type connu.
Ce dispositif comporte H détecteurs numérotés de 1 à H, répartis
régulièrement sur une base ciculairs C. Chaque détecteur tel que 1 est relié
à un codeur tel que 1' qui code en binaire pur le signal fourni par le
détecteur 1, associé.
[Les codsurs 1', 2', ..., psuvent ~tre avantageusement constitués par dss
.
::
105~25Z
écreteurs). Les sorties de tous les codeurs sont rsllees 3 un dispositif
d'aiguillage 20 constitué de N multiplexeurs 21, 22, 23, 24 à H entrées.
Le dispositif comporte egalement une chaine 4n comportant une
suite altsrnée de ~N - 1) dispositifs à retard 31, 32, 33, et de ~N - 1)
additionneurs 41. 42, 43.
Chaque additionneur comporte uns entrée A reliée à la sortle du
dispositif à retard précédent st une entrée ~ latérale. L'additionneur fait
la somme des signaux reçus sur ses entrées A at B, le signal reçu par
l'entrée A pouvant être un signal dE plusieurs bits en parallèle.
Chaque dispositif de retard comporte un certain nombre de cellules
de retard elémentaire.
.:
Chaque cellule peut retarder deT un signal formé de n bits mis en
parallèle.
La sortie du multiplexeur 21 est reliée à l'entrée de la chaine
40 donc du dispositif à retard 31, et les sorties des multiplexeurs 22, 23,
24 sont reliées aux entrées latérales B des additionneurs 41, 42, 43.
- A chaque groupement de N détecteurs consécutifs, on fait corres- -
:::
pondre une direction de propagation 10 d'onde plane 10' dont la fréquence
est Fs.
Supposons que l'unde 10' SB propageant dans la direction 10
atteigne en premisr le détecteur 1 puis le detecteur 128, puis le détecteur
2 et enfin le détecteur 127. LB retard du dispositif 31 sera fixé à n, T .
n1T étant la différence entre les temps mis par l'onde supposée se propager
dans la direction 10 pour atteindre le détecteur 1 et le détecteur 12B.
Le dispositif de retard 31 comporte donc n1 cellules de retard
élémentalre.
~ Le dispositif de retard 32 comporte n2 cellules de retard élémen-
- taire, n2T étant égal au temps de propagation de l'onde suivant la direction
10 entre le détecteur 12B et le détecteur 2.
Plus généralement, le pième dispositif de retard comporte n,p
,
cellules de retard élémentaire, npT étant égal au temps de propagation de
- 6 -
-
'
1054;~5'~
l'onde suivant la dirsction 10 sntre le d~tecteur atteint le pisme et le
détecteur atteint le ~p t 1 ) iame.
Pour voir si la propagation se produit dans la direction 10 ou
forme la voie 10, ll faut appliquer pour cela par l'intermédiaire du multi-
plexsur 21 la sortis du codsur 1' associ~ au détscteur 1 sur l'sntrés du
dispositif ds retard 31 puis n1T plus tard appliqusr par l'intsnmédiaire du
multiplsxsur 22 la sortis du codeur 128' associé au détectaur 128 sur l'entrée
D de l'additionneur 41, puis n2r plus tard, appliquer par l'intermédiaire du
multiplexeur 23 la sortie du codsur Z' associé au détecteur 2 sur l'entrée B
de l'additionneur 42, puis n3l plus tard, appliquer par l'$ntermédiairs du
multiplsxsur 24 la sortie du codeur 127' associ~ au détectzur 127 sur l'entrée
- B de l'additionnsur 43. ~-
A la sortie de la chains 40, c'sst-à-dire du dsrnier additionneur
43, on obtient un signal S10 comportant éventusllsment plusieurs bits.
~ Pour voir si la propagation ds cs signal se produit dans la dirsction -
- 11, dscalée vsrs la droits par rapport à la direction 10 d'un angls au csntrs
égal à l'arc séparant deux dstectsurs consécutifs, il suffit d'appliquer les -
signaux issus dss codsurs associés avec les décteurs 2, 1, 3, 128.
Les détecteurs étant atteints par l'onde se propageant dans la
direction 71 dans l'ordre suivant : 2, 1, 3, 128 il faudra appliquer le slgnal
. ~ .
issu du détscteur 2 sur le dispositif de retard 31 puis n1T plus tard, le
signal issu du d~tectsur 1 sur l'addltionnsur 41, puis n2l plus tard, le
signal issu du détscteur 3 sur l'additionneur 42 puis, n3l plus tard, le
signal issu du détecteur 128 sur l'additionneur 43.
A la sortie de l'additionneur 43 qui fournit le signal somme S11.
on peut ainsi obtenir H directions également rsparties dans le plan, chaqu~
direction étant associés avsc un groupe de N detectsurs.
Uns horlogs 100 débits des impulsions à la fréquence FH ~FH = ~)
qui sont appliquées aux cellulss à retard des dispositifs à retard, ce qui
fait avancer les signaux le long de la chaine. De plus, les impulsions de
l'horlogs à la fréqusncs FH sont appliquéss aux multiplexeurs et servent à
- 7 -
-
- . .
~054Z5'~
échantillonner les signaux. Les dispositifs à retard sont constitués par des
registres ~ decalage disposss sn parall~le, chaque registre ssrvant au
transit d'un bit du signal obtsnu à la sortie d'un additionneur.
Dans le cas o~ N = 4, le dispositif de rstard 31 comporte un ssul
registre à décalage, le dispositif à rstard 3Z devant pouvoir faire transiter
une somme ds deux signaux binaires comporte deux registres ~ décalags sn
parallèle. Le dispositif 33, le ~ong duqusl transite un signal so~,nme de trois
slgnaux binairss comports également deux rsgistrss à décalage sn parallèls.
Tous lss registres à décalage mds sn parallèle ont svidemment le
10 m8me nombre d'étages st lss étages situés aux msmes niveaux constituent uns
cslluls de retard élémsntairs~
On aliments tou~ lss - l'entrés ds la chains st l'sntrés latérals
- ~ de chacun des tN - 1) additionnsurs par lss signaux issus ds N codsurs por-
tant chacun un numéro détermins, st dans la périods F suivants, l'entrés ds
la cha$ns et l'sntrés latérale de chaqus additionnsur reçoivent chacune le
signal issu d'un codeur dont le numéro ast incréments de 1 par rapport au
numéro du codsur ayant fourni un signal psndant la périods F précédsnts.
~r ~ H
Pour former H voiss, on applique séqusntiellement sur l'sntrée de
i:. .
la chaine les H détecteurs atteints les premiers dans chacune dss H voiss,
20 sur l'sntrée latérale du premier additionneur, les H détectsurs attsints lss
seconds dans chacune des H voies sur l'entrée latérale du qièms additionnsur,
les H détecteurs atteints lss tq ~ 1)ièmes dans chacune des voiss, sur l'entrée
latérale du (N - 1~ième additionneur, les H détesteurs atteints lss Nièmes
~,:. ,
, dans chacune des voies.
Dans le dispositif connu, on obtisnt séquentiellsmsnt à la sortis
` de la chaine à la fréquencs FH les signaux S de tous les groupsmsnts de
- détecteurs donc de toutes les voies décalées toutes d'un msms angle par
rapport aux voies voisines. Le signal SH maximum corrsspondant à uns vois
déterminée, fournit la direction d'arrivée de l'onde plane avec une appro-
'~ 30 ximation qui est de l'ordre de l'angle séparant dsux voies consécutivss.
Le signal SH est renouvslé à une fréquence F8 égale à FH divisés par le
nomcrs ds voies forméss.
:
~ - B -
.
'
lOS4ZS'~
F = FH x ll, c~tte frequence F etant supérieure au double de
la frequence ES de l'onde.
Sur la figure 2 qui représente un dispositif ds formation de
voies selon l'invention on n'a pas fait figurer la base circulaire
comportant les H dstecteurs numérotes de 1 a ~I suivis des H écreteurs
également numérotés de 1 à ~1. A titre d'exemple on prend H = 128.
Le dispositif comporte une chaine 140 constituée d'une suite
alternée de P dispositifs de retard 13t, 132, 133 et de P ~ 1 sommateurs
141, 142, 143, 144 ~la chaine commence et se termine par un sommateur).
- Les dispositifs de retard comportent un mêms nombre de cellules
de retard elémentaires, chaque cellule de retard élémentaire pouvant
retarder de I un signal numérique comportant plusieurs bits en parallèle.
Chaque sommateur permet de faire la somme d~un signal numérique ~
issu du dispositif de retard appliqué sur son entrée A avec les signaux -,
binaires appliqués sur ces entrées latérales D.
Le dispositif selon l'invention comporte un registre à décalage
120 comportant H étages dont les entrées parallèles sont reliées aux
sorties des H écreteurs, un écreteur par étage. Le registre 120 est bouclé
- 20 sur lui-mêms.
Le premier sommateur de la chaîne 140 a ses ~ entr~es aux sorties
parallèles des ~ étages du registre 120, de meme les entrées des autres
sommateurs sont reliées à des sorties parallèles du registre 120. En
supposant que chaque voie soit définie par N détecteurs le nombre des
entrées des sommateurs de la chaine reliées aux sorties parallèles du
registre 120 est égal à N.
Pour déterminer quels étages vont être reliés à chaque sommateur
- nous nous reportons au tableau suivant dans lequel nous avons pris
H = 128 et N = 40.
- 3o Il faut donc effectuer 40 prélèvements pour chaque voie. Dans la
première colonne du tableau ont été portés les prélèvements dans l'ordre.
Dans la seconde colonne on a porté les numéros de détecteurs dans l'ordre de
leur prélèvement pour élaborer la voie nu~éro 1. Dans la troisième colonne
~054'~52
ont été portés les retards sn microsecondes qui s~parent lss instants aux-
quels l'onde arrivée dans la direction correspondante ~ la voie 1 atteint les
détecteurs fi~,ur~s à la colonne 2. Ces retards vont en croissant st suivsnt
les lois en cosinus.
TAELEAU I
.
Ordre de Numéros de détsc- Retards Sommateurs Sommateurs Sommateur~
prélèvement tsur pour la voie 1 figure 2 figure 4 figure 5
_ .
1 1 O x x
2 128 0,6 x x
3 2 1,8 x x
4 127 3,6 x x
S 3 6 1 x x
6 126 9 x
7 4 12,6 x
B 125 16,B _ _
9 5 21,6 _ _
1Z4 26,9
11 6 32,9 x x
12 123 39,49 x x
13 7 46,6 2 x l
14 122 54,3 _ _
8 ~ 62,58 _
16 121 71,4 x x
17 9 80,B 3 _ _
18 120 90,75 _ _
19 10 101,25 x x
119 112,2B 4 _ _
21 11 123,B5 _
22 118 135,9 x x
23 12 148,56 5 _ _
24 117 161,7 x
13 175,3 6 x
26 116 _ 189,4 _
27 14 204 x
2B 115 219,1 7 _ .
29 15 234,7 _ _ .
114 250,8 8 _
31 16 267,2
32 113 284,2 9 _
33 17 301,5 x
34 112 319,3 10 _
1B 337,5 11 _
36 111 356 x x
37 19 371 12 _
38 110 394,4 x
39 20 414,1 13 .
- 40 109 434,2 14 _
---I- -
~ Nous choisirons de préférence des dlspositifs à retard qui ont un
: 1
retard identique et m mportant chacun H cellules élémentaires de retard F
ainsi au meme instant il faut appliquer sur l'ensemble des som~ateurs des
. signaux dont la so~me va former la voie 1.
- 10 -
.
.
11)54~5;~
En prenant pour Fll, 4MHz, le retard de chaque disposltif est
T 5 F = 2 6 = 32 ~Isec. Il faut oonc pour pouvnlr prélever 4n dktecteurs
pour chaque vole (ce qul correspond ~ un retarcl de 434,2 usec~ prendre 13 dls-
posltlfs à retard tce qui correspond 3 13 x 32 = 416 usec c'est-à-dire
448 ~58C à 32 ~SBCS près) et 14 sommateurs. En découpant la llste des retards
en tranches de 32 ~sec on d~duit quels d~tecteurs dolvent etre appliqués aux
sommateurs pour former la voie 1 (voir colonne 4 du tableau). C'est ainsi qu'au
sommateur 3, on applique les sorties des ~tages n 9, 120 et 121 du reglstre
d'entrés.
Au cas où les dispositifs de retard n'auraient pas H cellules
élémentaires ou un multiple de H mais par exemple J, il suffirait de ra~outer
aux numéros des détecteurs de la colonne 2, ta-1~ J pour avoir les numéros des
détecteurs à appllquer sur le sommateur a, ces numérns étant calculés modulo
H; par exemple en prenant J = 90, pour le sommateur n 3 on n'appllqusra
pas les détecteurs 121, 9, et 120, mals 65, 63, 64. Sl blen que les trois
; entrées du sommateur n 3 seront reliés aux sorties des étages 63, 64, 65.
Au cas où les dispositifs à retard auraient dss retards différents,
il suffirait de découper la colonne des retards en tenant compte des dlvsrs
rstards pour détenniner qUB15 détecteurs doivsnt etre appllqués aux divers
~ 20 sommateurs, les numéros que l'on lira dans la colonns 1 seront augmentés du
- numéro de la voie présente sur le nlème sommateur lorsque 12 vole 1 est
présente sur le premier.
Le dispositif selon l'invention comporte sn outre une horloge 100
fournissant la fréquence FH et la fréquence FV = H .
On prend par exemple FH = 4 MHz H = 128 et FV = 31 KHz.
La fréquence FH est appliquée sur les dispositifs de retard et
sur le registre d'entrée de façon à faire avancer d'une cellule ou d'un
étage l'information tous les F .
Les entrées parallèles du registre d'entrée sont commandées à la
fréquence FV de facon à échantillonner à la fréquence FV toutes les sorties
des écréteurs.
105~25'~
Ainsi, ~ la snrtie cle la cha~ne, on obtient skquentiellement tous
les F les H signaux representatifs des H voies formées. Il sufFlra par la
suite de déterminer le signal SH maxim l pour obtenlr ~ la fréqusnce
F = FV ledit signal SH indiquant la dirsction (à Hh près) dans laquelle
provient le signal capté par les detecteurs.
Sur la figure 3, on a représente une réalisation de dispositlf à
retard employé dans la chaine. Chaqus cellule elémentaire doit pouvoir
retarder 6 bits en parallèle, or, compte tenu de la technologie actuelle,
il est très difficile de trouver dans le commerce des dispositifs à retard
constitués de cellules élémentairss retardant 6 bits en parallèles et
fonctionnant à une fréquence supérieure à 2 MHz tc'est-à-dire ayant un
retard T inférieur à 0,5~ sec). C'est pourquoi~ pour constituer chaque
dispositif à retard, nous utiliserons de préférence plusieurs circuits de
.
~- retard ~MS112~ en parallèle avec à lsur sortie un démultiplexeur.
- Dans le cas où FH = 4 MHz et H = 128, avec 128 étages pour chaque
dispositif de retard, on prend 4 circuits de retard 60, 61, 62, 63 ayant 32
cellules élémentaires chacun at alimentés par le même fil 59. Les quatre
sorties série des circuits de retard sont appliquées aux 4 entr~es d'un
démultiplexeur 70 à une sortie 71. Les quatre circuits de retard sont
commandes par des séries d'impulsions à la fréquence 1 MHz décalées l'une
par rapport à l'autre d'un quart de période et le démultiplexeur est comman-
dé à la fréquence 4 MHz.
- Ainsi, 1B dispositif à retard effectivement réalisé est l'équi-valent tschnique d'un dispositif à retard comportant 128 cellules en série
- commandées à la fréquence 4 MHz.
Sur la figure 4, qui represente une variants du dispositif de
formation de voies selon l'invantion, on n'a pas fait figurer la base
` circulaire comportant les H détecteurs numérotés de 1 à H suivis des H
écreteurs également numérotés de 1 à H'. Dans l'exemple considéré, on a pris
~0 H = 12A.
Le dispDsitif comporte une cha$ne 240 constituée d'une suite
., ~
- -:
~054'~S'~
alternée de P dis~ositifs de retarci 231, Z32, 233 et de P ~ 1 sommateurs
241, ~42, 243, 244 ~la chaIne commence et se termine par un sommateur), Les
:
dispositifs de retard comportent un même nombre de cellules de retard
élém ntaires, chaque cellule dB retard élémentaire pouvant retarder de T ~
un signal numérique comportant plusieurs bits qn parallele. Chaque sommateur
permet ds faire la somme d'un signal numérique issu du dispositif de
retard appliqué sur sont entrée A avec les signaux binaires appliqués sur
ses entrées latérales B.
Le dispositif comporte dss mDyens d'échantillonnage 220 consti-
tués par 2 registres à décalage d'entrés 221, 222, comportant 64 étages, les
entrées parallèles des 64 étages du registre 221 étant reliés aux écreteurs
n 1' à 64' et les entrées parallèles des 64 étages du registre 222 étant
reliæes aux écreteurs n 65' à 128'.
Le dispositif comporte, en outre, dss moyens de transfert 250
;~ comprenant un premier et un second multiplexeur 251, 252 comportant chacun
une première st unæ deuxième sntrée et une sortie. La premièrs entrée du
multiplexeur 251 est reliée à la sortie du registre d'entrée 221 et la
seconde entrée à la sortie du registre 222. La première entrée du multi-
plexeur 252 est reliés à la sortie du registre d'entrée 222 et la seconde
entrée à la sortis du registrs 221.
Les moyens de transfert 250 comprennent également un premier et
un second registre à décalage tampon 261, 262, chacun des registres tampon
comportant 64 étages : la sortie du premier multiplexeur 251 est connectée à
,,
l'entrée série du premier registre tampon 261 et la sortie du second multi-
plexeur 252 est connectée à l'entrée série du second registre tampon 26Z. Le
dispositif de formation de voies selon l'invention comporte également une
matrice carrée ~2 lignes x 2 colonnes) 270 de quatre registres à décalage
271, 27Z, 273, 274 comportant 64 étages chacun~ Les registres de la première
ligne 271, 272 sont connectés en série et la sortie du premier registre 271
est connectée à l'entrée du second registre 272 de facon à former une
boucle. De même, les registres de la seconde ligne 273, 274 sont connectées
de façon à former unæ boucle.
.~ .
,
1(~54Z52
I es F,4 sort; es paralleles du premier registre tampon 261 sont
connectées aux 64 entrées parall~les du premier reglstre 271 de la première
ligne et les 64 sorties parallèles du second registre tampon 262 sont
connectées aux 64 entrées parallèles du second registre de la première
ligne.
A l'intérieur de la première colonne de la matrice 270 les 64
sorties parallèles du premier registre 271 de la première ligne sont
connectées aux 64 entrées parallèles du registre suivant 273. De même, à
l'intérieur de la seconde colonne les 64 sorties parallèles du registre 272
sont connectées aux 64 entrées parallèles du ragistre suivant 274.
Les (P+1) sommateurs comportent N entrées latérales avec N > P+1
N correspondant au nombre ds détecteurs formant une voie.
Le fonctionnement du dispositif sera mieux compris sur un exemple
particulier.
On cherche à réaliser séquentiellement H = 12B voies avec une
fréquence Fe ~ 31 kHz. La base circulaire comportant donc 12B détecteurs
régulièremsnt répartis.
Pour chaque voie à former, on utilise N = 40 détecteurs. La
;~ fréquence FH = F x H = 4MHz. Le ratard entre le premier et le Nième détec-
teur d'une même voie est de 430 llsec. En choisissant des dispositifs à
retard présentant chacun un retard de T = 32 llsec, on est ammené à an
prendre P = 14.
On a pris k = 2, c'est- à-dire que l'incrémantation de temps a
été prise égale à 2 soit 16 ~sec t'B ~Jsec). On suppose que les 40 détec-
teurs constituant la voie 1 soient atteints dans l'ordre suivant 1, 12B, 2,
127, ... ..20, 109 comme marqué au tableau I.
La chaine 140 comporte P t 1 = 15 sommateurs. Le tableau repré-
sente les retards que l'onde arrivant dans le voie 1 assDciée au 40 détecteurs
1....... 21, met pour atteindre ces détecteurs. En classant ces retards
~; 30 par tranches de 32 ~sec et en divisant ces dernières en deux sous-tranches
on en déduit le n des sorties de la première et de la deuxième lignes de la
- 1~ -
1054A~5;~
matrice a appli~u~r sur les entrées latérales des sommatQurs.
L'horloge fournit la fréquence FH et la fréquence FV ~ H . k
;~ Les registres d'échantillonnage 121 et 122 sont remol$s tous les
F et les étages ds ces registres ~ont décalés à la fréquence FH. L85 multi-
plsxeurs 251 et 252 sont commandés à la fréqusnce Fv.
- Tous les F les registres tampons 261 et 262 sont remplis avec
les signaux issus des registres d'entrée Z21 et 222. La progression dans
les étages des registres tampons 261 et 262 se fait à la fréquence FH.
Les registres 271 et 272 de la première lign0 de la matrice 170
sont ræmpli~ tous les 1/FV par les signaux issus des sorties parallèles des
registres tampons 261 et 262. De même les registres de la seconde ligne
273, 274 sont remplis tous les 1/FV par les signaux issus des sorties
` parallèles des registres 271 et 272,
.
`~ La circulation des signaux le long de la boucle constituée par
les registres de la première ligne et le long de la boucle constituée par
les registres de la seconds ligne se fait à la fréquence FH. Les dispositifs
à retard comportent un certain nombre n d'~tages, si bien que lorsque la
voie 1 est appliquée sur le premier sommateur, la voie n+1 ~modulo H) est
appliquée sur le second sommateur de la cha~ne. Le retard de chaque dispositif
de retard étant alors égal à F
Pour déterminer quelles doivent etre les liaisons entre les
sorties parallèles des registres des lignes de la matrice avec les entrées
; des sDmmateurs de la chaIne on découpe la suite des retards en tranches de
nF et chaque tranche est ensuite découpée en k sous-tranches.
Si bien, que les p premiers prélèvements dont les retards sont
` inférieurs à F devront être appliqués au premier sommateur. Ces p premiers
prélèvsments sont séparés en k groupes, les k1 prélèvements du premier
groupe seront appliqués avec un retard de nF rkk 1) sur le sommateur,
c'est-~-dire qu'ils seront pris sur la ième ligne de la matrice, les k2
30 prélèvements du second groupe seront pris sur la ~k - 1) ième ligne de la
matrice et les prélèvements du kième groupe seront pris sur la première ligne
de la matrice.
- 1~ -
1(~54;~5'~
Ces p prelèvements ont trait à la voie 1, donc ~e sera les pré-
levemen~s des d~tecteurs 1, 12~, Z, 1Z7..., Il suffira de relier les k1
8tages de la klème ligne dont les numéros correspondent, les k2 étages de la
(k-1)ième ligne dont les numéros correspondent at ainsi de sulte aux entrées
du premier sommateur. Oans la deuxième tranche de retard, on trouve q prélè-
vements qui ont trait ~ la voie n+1, ce sera donc cles prélèvements des q
détecteurs n+1, ~128-n), n+2, (12~- tn+1) ... Après d~coupage en k tranches,
on obtiendra les n des étages d~ la kième ligne n+1, 12B-n ... les n des
étages des autres lignes à appliquer au deuxième sommateur. Tous læs numéros
d'étages sont calculés modulo H.
Il est intéres~ant de prendre n égal à H ou multiple de H si bien
que la voie 1 est simultanément appliquée sur les P+1 sommateurs puis F
après la voie 2 et ainsi de suite jusqu'à la voie H.
En prenant n égal à H, nous avons donc un retard pour chaque dis-
positif de F soit de 32 ~sec (avec H = 128 et FH = 4MHz).
En 58 rBportant au tableau 1, on a porté en regard des n d'ordre
des prélèvements les retards correspondants et les n de d8tecteurs qui
correspondent pour la voie 1, on en déduit aisément en prenant des tranches
égales de 32 ~sec et en faisant à chaque fois k = 2 sous-tranches, à qusls
sommateurs doivent être appliqués les étages des lignes de la matrice.
Les tranches sont identiquss à celles de la colonne 4, mais, il
faut déterminer les numéros des d~tecteurs dont les slgnaux devront être
retardés de 16 ~sec et ceux qui ne devront pas 1'8tre. Dans la colonne 5, on
a marqué avec une croix ceux qui devaient être retardés de 16 ~sec et avec un
trait ceux qui ne devaient pas l'être. L'orsqu'un signal doit être retardé
de 16 ~sec, il doit être pris sur la deuxième ligne de la matrice s'il ne doit
par être retardé, il est pris sur la première. Ainsi, aux 10 entrées du
premier sommateur pour la w ie 1, on appliquera les signaux issus des détec-
teurs 1, 2, 3, 4 retardés, c'est-à-dire les quatre premiers étages du premier
registre 273 de la seconde ligne de la matrice, les signaux retardés issus
des détecteurs 123, 127, 126, c'est-à-dire les 3 derniers étages du registre
174 de la seconde ligne, le signal issu de l'écréteur 5 c'est-à-dire que le
- 16 -
!
. . . .
1054ZS;~
5~me étage du premier rsgistre 171 de la premi~re ligne et les signaux issus
des détecteurs 124 et 125 c'est-à-dire des 4e Bt 5e étages en partant du
dernier étage, du second registre 172 de la première ligne.
A titre d'exemple, en se reportant tou~ours à la colonne 5 du
tableau, on voit que le second sommateur comporte 5 entrées latérales ~3
retardées et Z non retardées). Les fréquences FH et FV sont fournies par
une horloge 200. A la sortie de la cha~ne 240, on obtient donc avec la
fréquence F = ~l lc'est-à-dire tous les F ) les H signaux représentatifs des
voies [un signal tous les -). La précision obtenue dans la cha~ne est Tk
c'est-à-dire 16 ~sec.
Sur la figure 5, on a représenté un dispositif de formation de
voies semDlables à celui de la figure 4, mais en prenant le cas de k = 4 ;
c'est-à-dire que la matrice carrée comporte 4 x 4 registres comportant
chacun Hk étages c'est-à-dire 32 étages. La cha~ns 240 est identique à celle de
la figure 4, seuls les moyens d'échantillDnnage 220' de transfert 250' et la
matrica carrée sont modifiés.
Les moyens d'échantillonnage comportent 4 registres d'entrée Z21',
222', 223', 224' comportant 32 étages chacun.
Les entrées parallèles des 32 ~tages du registre 221' sont reliées
zo aux écrêteurs n 1 à 32 celles des étages du registre 222' aux écrêteurs 33 à
64 cslles des étages du registre 223' aux écrêteurs 65 à 96 et celles des
étages du registre 224' flUX écrêteurs ~7 à 12B.
Les moyens de transfert 250' comprennent 4 multiplexeurs à 4
entrées et à une sortie 251', 252', 253', 254' et 4 registres à décalage
tampon 261', 262', 263', 264', dont l'entrée serie est reliée à la sortie
d'un multiplexsur. Ainsi pendant une période - , c'est le premier registre
- d'entrée que l'on vide dans le premier registre tampon 261', puis pendant la
période F suivants c'est le second registre d'entrée 222' que l'on vide dans
ce premier registre, F après c'est le rsgistre 223' et F après c'est le
registre 224' puis F après c'est de nouveau le registre 221'.
Les informations contenues dans les quatre registres d'entrée sont donc
vidées dans les 4 registres tampons en décalant d'un rsgistre tous les F .
- 17 - V
1054Z5;~
La matrice ~arr~e 270' comporte ~ x 4 registres à d~colage de 32
~tages chacun la premiere ligne les registres 271', 272', 271", 272", la
seconde ligr)e le9 registres 273', 274', 273", 274", la troisi~me ligne les
registres 275', 276', 275n, 276, et la quatrième ligne les registres 277',
278', 277", 27B~. Les quatre registres de chaque ligne sont connectés en
série et forment une boucle fermée, la sortie du premier registre de chaque
ligne étant reliée à l'entrée du dernier registre.
A l'intérieur de chaque colonne, les 32 sorties parallèles de
chaque registre sont connectées aux 32 entréss parallèles du registre suivant.
Pour déterminer les lialsons à effectuer, sntre les 40 entrées des
sommateurs de la cha~ne, on se reporte au tableau I en découpant chaque
tranche de 32 ~sec en 4 sous tranches de B ~sec. Si bien que sur la voie 1,
parmi les 10 entrées, du sommateur n1, ~c'est-à-dire celui du début de la
chaIne 240), 5 entrées reçoivent les signaux des détecteurs 1, 1Z8, 2, 127, 3
qui doivent etre déphasés de 24 ~sec, 2 entrées reçoivent les signaux issus
des détecteurs 12B et 4 qui doivent être déphasés de 16 ~sec 2 entrées rece-
vant les signaux issus des détecteurs 125 et 5 qui doivent etre déphasés ds
B ~sec et une entrés recevant le signal i5SU du détecteur 124 qui ne doit pas
être déphasé.
Sur la colonne 6 du tableau I, on a représenté par un signe x en
face de chaque numéro de détecteur pour la voie 1, ceux dont les signaux
doivent etre déphasés de 24 ~sec et qui seront donc pris sur la quatrième
ligne de la matrice, par un signe n~ "ceux dont les signaux doivent &tre
déphasés de 16 ~sec et qui seront donc pris sur la troisième ligne de la
matrice par un signe "-" ceux qui doivent etre déphasés de 8 ~sec et qui
seront donc pris sur la deuxième ligne de la matrice et par un signe, ~. n
ceux qui ne doivent pas etre déphasés et qui seront donc pris sur la première
ligne de la matrice.
Donc, parmi les dix entrées du sommateur n 1, 3 seront reliées aux
sorties des 3 premiers étages du registre 277', 2 aux deux derniers étages du
registre 278n, 1 au 4e étage du registre 275, 1 au 3e étage en partant de la
fin du registre 276~, 1 au 5e étage du registre 273', 1 au 4e etage en
- 18 -
:
1054ZS2
partant de la fin du registre 274n, 1 au 5e etage en partant de la fln du
registre 271"~
A titre d'exem,ole pour le sommateur n 9 comportant 2 entr~es
latérales l'une est rellée au 16e étage du registre 275', et l'autre est
reliée au 16e étage en partant de la fin du reglstre 272n. La colonne 6 donne
les répartition pour chaque sommateur n 1 ~ 14.
On peut remarquer que dans le cas ou chaque dispositif à retard
comporte H étages tou un multiple), on n'utilise que des sorties parallèles
prises parmi les 20 premieres des premiers registres des lignes et des 20
dernières des derniers registres des lignes, ce qui permettra de simplifier
le dispositif de formation de voies comme représenté à la figure 6.
Le dispDsitif comporte également une horloge fournissant les
fréquences FH et EV = HH~ la fréquence FH t4~Hz) sert à commander
- le transfert des informations des registres d'échantillonnages vers les
registres tampons
- la circulation des informations le long des lignes de la matrice
- la circulation des informations le long des dispositifs à retard.
La fréquence EV t124 kHz) sert ~ commander l'échantillonnage des
sorties des écrêteurs, la commutation des multiplexeurs, le transfert du
contenu d'un registre de la matrice au registre suivant dans la meme colonne.
On obtient donc avec la fréquence Fe ~ k (31 kHz) les 125 signaux
associés aux 12~ voies à la sortie de la chaina 240.
Sur la figure 6, on a représenté une seconde variante de dispositif
de formation de voies qui est une simplification de la première variante.
La seconde variante repr~sentée est une simplification du cas où
k = 4. Elle suppose, toutefois, obligatoirement que les dispositifs de retard
de la cha~ne comportent tous qH cellules de retard tq~ 1).
Nous prendrons comms exemple le cas où q = 1.
- Comme nous l'avons remarqué, dans l'étude du dispositif de la
figure 5, seules sont utilisées les 20 premières sorties des registres de la
première colonne de la matrice et les 20 dernières sorties de la dernière
colonne ds la matrice si bien que l'on peut supprimer la deuxième et la
- 1~ -
.:
1054Z52
troisieme colonnes en gardant toutefois le registre 272' qui doit se décharger
dans le registre 271' et on garde les premiers registres 271' et 272" de la
première et de la quatrième colonnes remplacant 1B5 autres registres de ces 2
colonnes par deux registres 311 et 312 de H. k étagss, c'sst-~-dire dans le
cas particulier de 96 étages, connectés l'un ~ la sortie du registre princi-
pal 271', l'autre à la sortie du registrs principal 272".
Le registre principal 272' a sa sortie reliée à l'entrée du registre
271' qui à sa sortie raliée à l'entrés du registre 272" formant ainsi une
boucle ouverts.
N'ayant plus besoin du registre 271", on peut supprimer le multi-
plexeur 253' et le registre tampon 203'. Le dispositif comporte donc des
moyens d'échantillonnage 220' comprenant k registres d'entrée 221', 222',
223', 224' et des moyens de transfert 250" comportant k étages tdans l'exemple
particulier 32 étages), h multiplexeurs 251', 252', 254' avec h < k (dans
l'exemple h = 3)à k entrées,
et h registres de transfert 261', 262', 264' ainsi que h registres principaux
271', 272', 272", comportant Hk étages chacun et formant une boucle ouverte,
i registres de chargement 311, 312 tavec < i h, dans l'exemple i = 2),
comportant chacun H k 1 étages tdans l'exemple 96 étages).
Pour déterminer à quels étages doivent être reliées les entrées des
sommateurs de la cha~ne 240, qui est identique à celle des autres dispositifs
représentés aux figures 2, 4, 5, il faut considérer considérer que les
registres de la première colonne de la matrice de la figure 5 ont été mis en
série pour fournir un registre de chargement à 96 étages 311. De meme, pour
la dernière colonne.
Tous les signaux marqués d'une croix x donc ceux qui étaient
prélevés sur le premier et le dernier registres de la quatrième ligne sont
prelévés parmi les 32 premiers étages des deux registres de chargement c'est
ainsi que pour le sommateur 1, 3 entrées seront reliées aux 3 premiers étages
du registre de chargement 311 et 2 entrées seront reliées aux étages n 31 et
32 du registre de chargement 312. Les signaux marqués + sont prelevés parmi
les 32 étages du milieu de chaque registre de chargement. Ainsi, pour le
- 20 -
. . - : . ~
~05~;~S'~
so~mateur 1, le 36ème étage du registre 3~1 est relié ~ une entrée et le
62ème étage du reglstre 312 est rsli0 ~ une autre entr~e. Les signaux marqués
- sont pr~levés parmi les 32 derniers étages des registres 311 et 312. Ainsi,
pour le sommateur 1, une entrés sera reliée au 69ème étags du registre 311 et
une autre entrée sera reliée au 93~me étage du registre 312.
Les signaux marqués d'un signe "." seront prélevés comme dans le
dispositif de la figure 5 sur les registres principaux 271' et 272n. Ainsi,
pour le sommateur 1, une entrée est reliée au 5e étage à partir de la fin du
registre 272~.
L'horloge 200 fournit également les fréquenc~s FV et FH.
La fréquence FH sert à command~r le déchargement des registres
d'entrées dans les registres tampons, la circulation de l'information dans la
boucle ouverte constituée par les registres principaux, le déchargement des
registres principaux dans les registres de chargement et la circulation de
l'information dans les dispositifs de retard de la chalne 240,
La fréquence FV sert à commander l'échantillonnage par les re-
gistres d'entrée des signaux issus des écrêteurs, la commutation des multi-
plexeurs et le transfert des informations contenues dans les registres
tampons dans les registres principaux.
Pour simplifier encore le dispositif de la figure 6, dans le cas où
N est égal ou inf~rieur à k c'est-à-dire dans le cas particulier ~ 32 on peut
grouper dans un seul registre principal les 32 étages à relier aux sommateurs,
il faudra dans ce cas prendre 9 sommateurs séparés par des dispositlfs de
retard de 32 ~sec.
On décale en arrière de 16, le numéro des écrêteurs ce qui peut
être réalisé en reliant au premier registre d'entrée les sorties des écrê-
teurs 112 à 12~ et 1 à 16, et ainsi de suite pour les autres registres d'en-
trée.
Il est ainsi possible de supprimer le registre principal 272" et
son registre de chargement 312 ainsi donc que multiplexeur 154' et le registre
tampon 264'. Dans ce cas où k = 4, on peut obtenir h = 2 et i = 1.
:
~ - 21 -
lOS4Z5'~
~ ien que les dispDsitifs de formation de voies qui vlennent d'êtra
décrits paraissent les plus avantageux, pour la mise en oeuvre de l'inventlon,
Dn comprendra que diverses rnodificatiDns puissent leur être apportées sans
sortir du cadre de l'invention, certains de ces éléments pouvant être rempla-
cés par d'autres éléments susceptibles d'y assurer la mêrne fonctinn technique
ou une fonction technique équivalente.
- 22 - :
,
